[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / fmadd.ll
blobc7441af0bca1a4c3934be4661aa60ac570235aa9
1 ; RUN: llc -march=hexagon -fp-contract=fast < %s | FileCheck %s
3 @g0 = global float 0.000000e+00, align 4
4 @g1 = global float 1.000000e+00, align 4
5 @g2 = global float 2.000000e+00, align 4
7 ; CHECK: r{{[0-9]+}} += sfmpy(r{{[0-9]+}},r{{[0-9]+}})
8 define void @f0() #0 {
9 b0:
10   %v0 = load float, float* @g0, align 4
11   %v1 = load float, float* @g1, align 4
12   %v2 = load float, float* @g2, align 4
13   %v3 = alloca float, align 4
14   %v4 = fmul float %v0, %v1
15   %v5 = fadd float %v2, %v4
16   store float %v5, float* %v3, align 4
17   ret void
20 attributes #0 = { nounwind "target-cpu"="hexagonv55" }