[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / hvx-byte-store-double.ll
blobc7d348ad3d38ba3cb944fbfee43ec74b5c210432
1 ; RUN: llc -march=hexagon -mattr=+hvxv60,+hvx-length128b < %s | FileCheck %s
3 ; Test that we generate code for the vector byte enable store instrinsics.
5 ; CHECK-LABEL: f0:
6 ; CHECK: if (q{{[0-3]}}) vmem(r{{[0-9]+}}+#0) = v{{[0-9]+}}
8 define void @f0(<32 x i32> %a0, i8* %a1, <32 x i32> %a2) local_unnamed_addr {
9 b0:
10   %v0 = bitcast <32 x i32> %a0 to <1024 x i1>
11   tail call void @llvm.hexagon.V6.vS32b.qpred.ai.128B(<1024 x i1> %v0, i8* %a1, <32 x i32> %a2)
12   ret void
15 ; Function Attrs: argmemonly nounwind
16 declare void @llvm.hexagon.V6.vS32b.qpred.ai.128B(<1024 x i1>, i8*, <32 x i32>) #0
18 ; CHECK-LABEL: f1:
19 ; CHECK: if (!q{{[0-3]}}) vmem(r{{[0-9]+}}+#0) = v{{[0-9]+}}
21 define void @f1(<32 x i32> %a0, i8* %a1, <32 x i32> %a2) local_unnamed_addr {
22 b0:
23   %v0 = bitcast <32 x i32> %a0 to <1024 x i1>
24   tail call void @llvm.hexagon.V6.vS32b.nqpred.ai.128B(<1024 x i1> %v0, i8* %a1, <32 x i32> %a2)
25   ret void
28 ; Function Attrs: argmemonly nounwind
29 declare void @llvm.hexagon.V6.vS32b.nqpred.ai.128B(<1024 x i1>, i8*, <32 x i32>) #0
31 ; CHECK-LABEL: f2:
32 ; CHECK: if (q{{[0-3]}}) vmem(r{{[0-9]+}}+#0):nt = v{{[0-9]+}}
34 define void @f2(<32 x i32> %a0, i8* %a1, <32 x i32> %a2) local_unnamed_addr {
35 b0:
36   %v0 = bitcast <32 x i32> %a0 to <1024 x i1>
37   tail call void @llvm.hexagon.V6.vS32b.nt.qpred.ai.128B(<1024 x i1> %v0, i8* %a1, <32 x i32> %a2)
38   ret void
41 ; Function Attrs: argmemonly nounwind
42 declare void @llvm.hexagon.V6.vS32b.nt.qpred.ai.128B(<1024 x i1>, i8*, <32 x i32>) #0
44 ; CHECK-LABEL: f3:
45 ; CHECK: if (!q{{[0-3]}}) vmem(r{{[0-9]+}}+#0):nt = v{{[0-9]+}}
47 define void @f3(<32 x i32> %a0, i8* %a1, <32 x i32> %a2) local_unnamed_addr {
48 b0:
49   %v0 = bitcast <32 x i32> %a0 to <1024 x i1>
50   tail call void @llvm.hexagon.V6.vS32b.nt.nqpred.ai.128B(<1024 x i1> %v0, i8* %a1, <32 x i32> %a2)
51   ret void
54 ; Function Attrs: argmemonly nounwind
55 declare void @llvm.hexagon.V6.vS32b.nt.nqpred.ai.128B(<1024 x i1>, i8*, <32 x i32>) #0
57 attributes #0 = { argmemonly nounwind }