[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / inline-asm-a.ll
blob08862d9233ad1dee8a2c8c0d6f4a7b5dc108ff5b
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; Check that constraint a is handled correctly.
4 ; CHECK: [[M:m[01]]] = r1
5 ; CHECK: memw(r0++[[M]]) = r2
7 target triple = "hexagon"
9 ; Function Attrs: nounwind
10 define void @foo(i32* %a, i32 %m, i32 %v) #0 {
11 entry:
12   tail call void asm sideeffect "memw($0++$1) = $2", "r,a,r,~{memory}"(i32* %a, i32 %m, i32 %v)
13   ret void
16 attributes #0 = { nounwind "target-cpu"="hexagonv60" }