[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / isel-setcc-i1.ll
blob42098f37f3ac429cb6c5663d976e1b2732fa7450
1 ; RUN: llc -march=hexagon -hexagon-initial-cfg-cleanup=0 < %s | FileCheck %s
3 ; Check that this compiles successfully.
4 ; CHECK: if (p0)
6 target triple = "hexagon"
8 define void @fred() #0 {
9 b0:
10   br label %b1
12 b1:                                               ; preds = %b1, %b0
13   %v2 = load i32, i32* undef, align 4
14   %v3 = select i1 undef, i32 %v2, i32 0
15   %v4 = and i32 %v3, 7
16   %v5 = icmp eq i32 %v4, 4
17   %v6 = or i1 undef, %v5
18   %v7 = and i1 undef, %v6
19   %v8 = xor i1 %v7, true
20   %v9 = or i1 undef, %v8
21   br i1 %v9, label %b10, label %b1
23 b10:                                              ; preds = %b1
24   unreachable
27 attributes #0 = { nounwind "target-cpu"="hexagonv55" }