[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / isel-uaddo-1.ll
blob092fb60e0410bba6d79aaad8e74f60bb0f2dc74f
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; Check that a hardware loop is generated.
4 ; CHECK: loop0
6 target triple = "hexagon"
8 ; Function Attrs: norecurse nounwind
9 define dso_local void @f0(i32* nocapture readonly %a0, i32* nocapture %a1) local_unnamed_addr #0 {
10 b0:
11   br label %b1
13 b1:                                               ; preds = %b1, %b0
14   %v0 = phi i32 [ %v3, %b1 ], [ 100, %b0 ]
15   %v1 = phi i32* [ %v6, %b1 ], [ %a1, %b0 ]
16   %v2 = phi i32* [ %v4, %b1 ], [ %a0, %b0 ]
17   %v3 = add nsw i32 %v0, -1
18   %v4 = getelementptr inbounds i32, i32* %v2, i32 1
19   %v5 = load i32, i32* %v2, align 4, !tbaa !1
20   %v6 = getelementptr inbounds i32, i32* %v1, i32 1
21   store i32 %v5, i32* %v1, align 4, !tbaa !1
22   %v7 = icmp eq i32 %v3, 0
23   br i1 %v7, label %b2, label %b1
25 b2:                                               ; preds = %b1
26   ret void
29 attributes #0 = { norecurse nounwind "target-cpu"="hexagonv62" }
31 !llvm.module.flags = !{!0}
33 !0 = !{i32 1, !"wchar_size", i32 4}
34 !1 = !{!2, !2, i64 0}
35 !2 = !{!"int", !3, i64 0}
36 !3 = !{!"omnipotent char", !4, i64 0}
37 !4 = !{!"Simple C/C++ TBAA"}