[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / loadi1-G0.ll
blob1116341c92ba25a4a8e9bc167fdf80183ea84175
1 ; RUN: llc -march=hexagon -mcpu=hexagonv5 -hexagon-small-data-threshold=0 < %s | FileCheck %s
2 target datalayout = "e-p:32:32:32-i64:64:64-i32:32:32-i16:16:16-i1:32:32-f64:64:64-f32:32:32-a0:0-n32"
3 target triple = "hexagon-unknown-linux-gnu"
6 @flag = external global i1
9 ; CHECK-NOT: CONST
11 define i32 @test_sextloadi1_32() {
12 entry:
13   %0 = load i1, i1* @flag, align 4
14   %1 = sext i1 %0 to i32
15   ret i32 %1
20 define i16 @test_zextloadi1_16() {
21 entry:
22   %0 = load i1, i1* @flag, align 4
23   %1 = zext i1 %0 to i16
24   ret i16 %1
28 define i32 @test_zextloadi1_32() {
29 entry:
30   %0 = load i1, i1* @flag, align 4
31   %1 = zext i1 %0 to i32
32   ret i32 %1
36 define i64 @test_zextloadi1_64() {
37 entry:
38   %0 = load i1, i1* @flag, align 4
39   %1 = zext i1 %0 to i64
40   ret i64 %1