[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / loadi1-v4.ll
blob15b056040a42fe9a55eb4656a6f463aeb89655bb
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 target datalayout = "e-p:32:32:32-i64:64:64-i32:32:32-i16:16:16-i1:32:32-f64:64:64-f32:32:32-a0:0-n32"
3 target triple = "hexagon-unknown-linux-gnu"
6 @flag = external global i1
9 define i32 @test_sextloadi1_32() {
10 entry:
11   %0 = load i1, i1* @flag, align 4
12 ; CHECK: memub
13   %1 = sext i1 %0 to i32
14   ret i32 %1
19 define i16 @test_zextloadi1_16() {
20 entry:
21   %0 = load i1, i1* @flag, align 4
22 ; CHECK: memub
23   %1 = zext i1 %0 to i16
24   ret i16 %1
28 define i32 @test_zextloadi1_32() {
29 entry:
30   %0 = load i1, i1* @flag, align 4
31 ; CHECK: memub
32   %1 = zext i1 %0 to i32
33   ret i32 %1
37 define i64 @test_zextloadi1_64() {
38 entry:
39   %0 = load i1, i1* @flag, align 4
40 ; CHECK: memub
41   %1 = zext i1 %0 to i64
42   ret i64 %1