[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / mem-ops-sub_i16.ll
blob8eb2e8e83f50d3d675708d383118c21a6f47c5b9
1 ; RUN: llc -O2 -march=hexagon < %s | FileCheck %s
2 ; Test that we do generate max #u5 in memops.
3 ; CHECK: memh(r{{[0-9]+}}+#0) -= #31
5 @g0 = unnamed_addr global i16 -32, align 2
7 ; Function Attrs: norecurse nounwind
8 define fastcc void @f0() unnamed_addr #0 {
9 b0:
10   %v0 = load i16, i16* @g0, align 1, !tbaa !4
11   %v1 = zext i16 %v0 to i32
12   %v2 = mul nuw nsw i32 %v1, 9625
13   %v3 = and i32 %v2, 255
14   %v4 = mul nuw nsw i32 %v3, 9625
15   %v5 = and i32 %v4, 255
16   %v6 = trunc i32 %v5 to i16
17   store i16 %v6, i16* @g0, align 2, !tbaa !4
18   ret void
21 define i32 @f1() {
22 b0:
23   %v0 = load i16, i16* @g0, align 2, !tbaa !4
24   %v1 = zext i16 %v0 to i32
25   %v2 = add nuw nsw i32 %v1, 65505
26   %v3 = trunc i32 %v2 to i16
27   store i16 %v3, i16* @g0, align 2, !tbaa !4
28   tail call fastcc void @f0()
29   %v4 = load i16, i16* @g0, align 2, !tbaa !4
30   %v5 = zext i16 %v4 to i32
31   ret i32 %v5
34 attributes #0 = { norecurse nounwind "target-cpu"="hexagonv55" }
36 !llvm.module.flags = !{!0, !2}
38 !0 = !{i32 6, !"Target CPU", !1}
39 !1 = !{!"hexagonv55"}
40 !2 = !{i32 6, !"Target Features", !3}
41 !3 = !{!"-hvx"}
42 !4 = !{!5, !5, i64 0}
43 !5 = !{!"omnipotent char", !6, i64 0}
44 !6 = !{!"Simple C/C++ TBAA"}