[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / newvaluejump.ll
blob0697d297d7167c6be159189cdf27dacd536e9945
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; Check that we generate new value jump.
4 ; CHECK: if (cmp.eq(r{{[0-9]+}}.new,#0)) jump{{.}}
6 @g0 = global i32 0, align 4
7 @g1 = global i32 10, align 4
9 define i32 @f0(i32 %a0) #0 {
10 b0:
11   %v0 = alloca i32, align 4
12   %v1 = alloca i32, align 4
13   %v2 = load i32, i32* @g0, align 4
14   store i32 %v2, i32* %v0, align 4
15   call void @f2(i32 1, i32 2)
16   %v3 = load i32, i32* @g1, align 4
17   %v4 = icmp ne i32 %v3, 0
18   br i1 %v4, label %b1, label %b2
20 b1:                                               ; preds = %b0
21   call void @f3(i32 1, i32 2)
22   br label %b3
24 b2:                                               ; preds = %b0
25   call void @f1(i32 10, i32 20)
26   br label %b3
28 b3:                                               ; preds = %b2, %b1
29   ret i32 0
32 declare void @f1(i32, i32) #0
33 declare void @f2(i32, i32) #0
34 declare void @f3(i32, i32) #0
36 attributes #0 = { nounwind "target-cpu"="hexagonv5" }