[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / packetize-dccleana.mir
bloba26fabd30076507905470ac88d787d3bb79312c2
1 # RUN: llc -march=hexagon -run-pass=hexagon-packetizer -o - %s | FileCheck %s
3 # Make sure that the load is not packetized together with the dccleana.
4 # CHECK-NOT: BUNDLE
6 ---
7 name: foo
8 tracksRegLiveness: true
9 fixedStack:
10 - { id: 0, offset: 0, size: 16, alignment: 8, isImmutable: true }
11 body: |
12   bb.0:
13     liveins: $r1
14     Y2_dccleana killed renamable $r1
15     $d8 = L2_loadrd_io killed $r29, 8 :: (load 8 from %fixed-stack.0)
16 ...