[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / packetize-load-store-aliasing.mir
blob1589eaf18505f8837fbb53d9075795a7e982c640
1 # RUN: llc -march=hexagon -mcpu=hexagonv60 -run-pass hexagon-packetizer %s -o - | FileCheck %s
3 # Check that a store can be packetized with a load that happens later
4 # if these instructions are not aliased (the load will actually execute
5 # first).
6 # CHECK-LABEL: name: danny
7 # CHECK: BUNDLE
9 ---
10 name: danny
11 tracksRegLiveness: true
12 stack:
13   - { id: 0, type: default, size: 4, alignment: 4 }
14   - { id: 1, type: default, size: 4, alignment: 4 }
15 body: |
16   bb.0:
17     liveins: $r0
18     S2_storeri_io $r29, 0, $r0 :: (store 4 into %stack.0)
19     $r1 = L2_loadri_io $r29, 4 :: (load 4 from %stack.1)
20 ...
23 # Check that a store cannot be packetized with a load that happens later
24 # if these instructions are aliased.
25 # CHECK-LABEL: name: sammy
26 # CHECK-NOT: BUNDLE
27 # CHECK: S2_storeri_io $r29, 0, $r0
28 # CHECK: $r1 = L2_loadri_io $r29, 0
30 ---
31 name: sammy
32 tracksRegLiveness: true
33 stack:
34   - { id: 0, type: default, size: 4, alignment: 4 }
35 body: |
36   bb.0:
37     liveins: $r0
38     S2_storeri_io $r29, 0, $r0 :: (store 4 into %stack.0)
39     $r1 = L2_loadri_io $r29, 0 :: (load 4 from %stack.0)
40 ...