[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / prefetch-intr.ll
blobb510553b1fb86f009923eee796ee2cbe4051f65e
1 ; RUN: llc -march=hexagon -O2 < %s | FileCheck %s
2 ; CHECK: dcfetch(
4 target triple = "hexagon"
6 ; Function Attrs: nounwind
7 define i32 @f0() #0 {
8 b0:
9   %v0 = alloca i32, align 4
10   store i32 0, i32* %v0, align 4, !tbaa !0
11   %v1 = bitcast i32* %v0 to i8*
12   call void @llvm.hexagon.prefetch(i8* %v1)
13   ret i32 0
16 ; Function Attrs: nounwind
17 declare void @llvm.hexagon.prefetch(i8*) #1
19 attributes #0 = { nounwind "target-cpu"="hexagonv60" }
20 attributes #1 = { nounwind }
22 !0 = !{!1, !1, i64 0}
23 !1 = !{!"int", !2, i64 0}
24 !2 = !{!"omnipotent char", !3, i64 0}
25 !3 = !{!"Simple C/C++ TBAA"}