[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / sfmin_dce.ll
blobfb81560ac9c33dd4cfeeeeede71bbf193d9f0d96
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; CHECK: f0
3 ; CHECK-NOT: sfmin
5 ; Function Attrs: nounwind
6 define void @f0(i32 %a0, i32 %a1) #0 {
7 b0:
8   %v0 = bitcast i32 %a0 to float
9   %v1 = bitcast i32 %a1 to float
10   %v2 = tail call float @llvm.hexagon.F2.sfmin(float %v0, float %v1) #0
11   ret void
14 ; Function Attrs: readnone
15 declare float @llvm.hexagon.F2.sfmin(float, float) #1
17 attributes #0 = { nounwind }
18 attributes #1 = { readnone }