[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / sfmpyacc_scale.ll
blobc1381fa3b21b3c97759de9d6079901fbd233749c
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; CHECK: r{{[0-9]*}} += sfmpy(r{{[0-9]*}},r{{[0-9]*}},p{{[0-3]}}):scale
4 target triple = "hexagon"
6 @g0 = private unnamed_addr constant [65 x i8] c"%f :  Q6_R_sfmpyacc_RRp_scale(FLT_MIN,FLT_MIN,FLT_MIN,CHAR_MIN)\0A\00", align 1
8 ; Function Attrs: nounwind
9 declare i32 @f0(i8*, ...) #0
11 ; Function Attrs: nounwind
12 define i32 @f1() #0 {
13 b0:
14   %v0 = alloca i32, align 4
15   %v1 = alloca i32, align 4
16   store i32 0, i32* %v0
17   store i32 0, i32* %v1, align 4
18   %v2 = call float @llvm.hexagon.F2.sffma.sc(float 0x3810000000000000, float 0x3810000000000000, float 0x3810000000000000, i32 0)
19   %v3 = fpext float %v2 to double
20   %v4 = call i32 (i8*, ...) @f0(i8* getelementptr inbounds ([65 x i8], [65 x i8]* @g0, i32 0, i32 0), double %v3) #0
21   ret i32 0
24 ; Function Attrs: readnone
25 declare float @llvm.hexagon.F2.sffma.sc(float, float, float, i32) #1
27 attributes #0 = { nounwind "target-cpu"="hexagonv55" }
28 attributes #1 = { readnone }