[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / simpletailcall.ll
blob76854bc1981d6d76b26198618b392ac11bc3b79e
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; CHECK: f0
3 ; CHECK-NOT: allocframe
4 ; CHECK-NOT: memd(r29
5 ; CHECK: jump f1
7 define void @f0(i32 %a0) #0 {
8 b0:
9   %v0 = add nsw i32 %a0, 3
10   %v1 = tail call i32 bitcast (i32 (...)* @f1 to i32 (i32)*)(i32 %v0) #0
11   ret void
14 declare i32 @f1(...) #0
16 attributes #0 = { nounwind "target-cpu"="hexagonv5" }