[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / swp-dag-phi1.ll
blobf9cb01e1e0d24fe324b3543ba0b4acfe6150310b
1 ; RUN: llc -march=hexagon -enable-pipeliner < %s
2 ; REQUIRES: asserts
4 ; This test check that a dependence is created between a Phi and it's uses.
5 ; An assert occurs if the Phi dependences are not correct.
7 define void @f0(float* nocapture %a0, i32 %a1) #0 {
8 b0:
9   br i1 undef, label %b1, label %b2
11 b1:                                               ; preds = %b1, %b0
12   %v0 = phi float [ %v1, %b1 ], [ undef, %b0 ]
13   %v1 = phi float [ %v13, %b1 ], [ undef, %b0 ]
14   %v2 = phi float* [ null, %b1 ], [ %a0, %b0 ]
15   %v3 = phi i32 [ %v14, %b1 ], [ 0, %b0 ]
16   %v4 = phi float [ %v5, %b1 ], [ undef, %b0 ]
17   %v5 = load float, float* %v2, align 4
18   %v6 = fmul float %v1, 0x3FFFA98000000000
19   %v7 = fmul float %v0, 0xBFEF550000000000
20   %v8 = fadd float %v6, %v7
21   %v9 = fmul float %v5, 0x3FEFAA0000000000
22   %v10 = fadd float %v8, %v9
23   %v11 = fmul float %v4, 0xBFFFAA0000000000
24   %v12 = fadd float %v11, %v10
25   %v13 = fadd float undef, %v12
26   store float %v13, float* %v2, align 4
27   %v14 = add nsw i32 %v3, 1
28   %v15 = icmp eq i32 %v14, %a1
29   br i1 %v15, label %b2, label %b1
31 b2:                                               ; preds = %b1, %b0
32   ret void
35 attributes #0 = { nounwind "target-cpu"="hexagonv55" }