[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / swp-fix-last-use.ll
blob877c2c9ba1c2508f6f5bd54cafd486fd0985b72d
1 ; RUN: llc -march=hexagon -enable-pipeliner < %s
2 ; REQUIRES: asserts
4 ; We need to rename uses that occurs after the loop.
6 define void @f0() #0 {
7 b0:
8   br i1 undef, label %b1, label %b5
10 b1:                                               ; preds = %b0
11   br i1 undef, label %b2, label %b4
13 b2:                                               ; preds = %b2, %b1
14   %v0 = phi i32 [ %v1, %b2 ], [ 1, %b1 ]
15   store i16 0, i16* undef, align 2
16   store i16 0, i16* undef, align 2
17   %v1 = add nsw i32 %v0, 4
18   %v2 = icmp slt i32 %v1, undef
19   br i1 %v2, label %b2, label %b3
21 b3:                                               ; preds = %b2
22   %v3 = icmp eq i32 %v1, undef
23   br i1 %v3, label %b5, label %b4
25 b4:                                               ; preds = %b4, %b3, %b1
26   br i1 undef, label %b5, label %b4
28 b5:                                               ; preds = %b4, %b3, %b0
29   ret void
32 attributes #0 = { nounwind "target-cpu"="hexagonv55" }