[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / undef-ret.ll
blob7fd9abde37f4f31d11af06c74885854964abe738
1 ; RUN: llc -march=hexagon -O3 < %s | FileCheck %s
2 ; Check for direct use of r0 in addadd.
3 ; CHECK: = add(r0,add(r1,#2))
5 ; Function Attrs: nounwind
6 define i32 @f0(i32 %a0, i32 %a1, i32* nocapture %a2) #0 {
7 b0:
8   %v0 = add nsw i32 %a0, 2
9   %v1 = add nsw i32 %v0, %a1
10   store i32 %v1, i32* %a2, align 4, !tbaa !0
11   ret i32 undef
14 attributes #0 = { nounwind "target-cpu"="hexagonv55" }
16 !0 = !{!1, !1, i64 0}
17 !1 = !{!"int", !2}
18 !2 = !{!"omnipotent char", !3}
19 !3 = !{!"Simple C/C++ TBAA"}