[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / v6vec_zero.ll
blobe9e69975cb9ccd63f89a62ea4033e3cdc4164401
1 ; RUN: llc -march=hexagon < %s
2 ; REQUIRES: asserts
4 ; Test that we do not ICE with a cannot select message when
5 ; generating a v16i32 constant pool node.
7 ; Function Attrs: nounwind
8 define void @f0() #0 {
9 b0:
10   br i1 undef, label %b1, label %b2
12 b1:                                               ; preds = %b1, %b0
13   %v0 = phi i32 [ 0, %b1 ], [ 0, %b0 ]
14   store <16 x i32> zeroinitializer, <16 x i32>* null, align 64
15   br i1 false, label %b1, label %b2
17 b2:                                               ; preds = %b1, %b0
18   ret void
21 attributes #0 = { nounwind "target-cpu"="hexagonv60" }