[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / vec-vararg-align.ll
blob90a458db1b7174bd8d6b26900fda6fd73638d3be
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; Check that the stack is aligned according to the outgoing function arguments.
4 ; CHECK: r29 = and(r29,#-64)
6 target triple = "hexagon-unknown--elf"
8 @.str = private unnamed_addr constant [32 x i8] c"\0AMixed Vectors, Pairs, int flt\0A\00", align 1
9 @.str.1 = private unnamed_addr constant [11 x i8] c"\0AVar args\0A\00", align 1
10 @gVec0 = common global <16 x i32> zeroinitializer, align 64
11 @gVec10 = common global <32 x i32> zeroinitializer, align 128
12 @gi1 = common global i32 0, align 4
13 @gf1 = common global float 0.000000e+00, align 4
15 define i32 @main() #0 {
16 b0:
17   %v1 = call i32 (i8*, ...) @printf(i8* getelementptr inbounds ([32 x i8], [32 x i8]* @.str, i32 0, i32 0)) #0
18   %v2 = load <16 x i32>, <16 x i32>* @gVec0, align 64
19   %v3 = load <32 x i32>, <32 x i32>* @gVec10, align 128
20   %v4 = load i32, i32* @gi1, align 4
21   %v5 = load float, float* @gf1, align 4
22   %v6 = fpext float %v5 to double
23   call void (i8*, i32, ...) @VarVec1(i8* getelementptr inbounds ([11 x i8], [11 x i8]* @.str.1, i32 0, i32 0), i32 4, <16 x i32> %v2, <32 x i32> %v3, i32 %v4, double %v6)
24   ret i32 0
27 declare i32 @printf(i8*, ...) #0
28 declare void @VarVec1(i8*, i32, ...) #0
30 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvxv60,+hvx-length64b" }