[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / wcsrtomb.ll
blob3953cab445e5ac35972a4ef3372c7b86db8e4bcf
1 ; RUN: llc -march=hexagon -O2 < %s
2 ; REQUIRES: asserts
4 target triple = "hexagon"
6 %s.0 = type { i32, i16, i16 }
8 ; Function Attrs: nounwind
9 define i32 @f0(i8* %a0, i32** nocapture %a1, i32 %a2, %s.0* %a3) #0 {
10 b0:
11   %v0 = alloca [8 x i8], align 8
12   %v1 = load i32*, i32** %a1, align 4, !tbaa !0
13   %v2 = icmp eq %s.0* %a3, null
14   br i1 %v2, label %b1, label %b2
16 b1:                                               ; preds = %b0
17   %v3 = call %s.0* bitcast (%s.0* (...)* @f1 to %s.0* ()*)() #1
18   br label %b2
20 b2:                                               ; preds = %b1, %b0
21   %v4 = phi %s.0* [ %v3, %b1 ], [ %a3, %b0 ]
22   %v5 = icmp eq i8* %a0, null
23   br i1 %v5, label %b5, label %b3
25 b3:                                               ; preds = %b2
26   %v6 = icmp eq i32 %a2, 0
27   br i1 %v6, label %b23, label %b4
29 b4:                                               ; preds = %b3
30   %v7 = getelementptr inbounds [8 x i8], [8 x i8]* %v0, i32 0, i32 0
31   %v8 = getelementptr inbounds %s.0, %s.0* %v4, i32 0, i32 0
32   %v9 = getelementptr inbounds %s.0, %s.0* %v4, i32 0, i32 1
33   %v10 = getelementptr inbounds %s.0, %s.0* %v4, i32 0, i32 2
34   %v11 = bitcast i16* %v9 to i32*
35   br label %b11
37 b5:                                               ; preds = %b2
38   %v12 = getelementptr inbounds [8 x i8], [8 x i8]* %v0, i32 0, i32 0
39   %v13 = load i32, i32* %v1, align 4, !tbaa !4
40   %v14 = call i32 @f2(i8* %v12, i32 %v13, %s.0* %v4) #1
41   %v15 = icmp slt i32 %v14, 0
42   br i1 %v15, label %b25, label %b6
44 b6:                                               ; preds = %b5
45   br label %b7
47 b7:                                               ; preds = %b10, %b6
48   %v16 = phi i32 [ %v29, %b10 ], [ %v14, %b6 ]
49   %v17 = phi i32 [ %v26, %b10 ], [ 0, %b6 ]
50   %v18 = phi i32* [ %v27, %b10 ], [ %v1, %b6 ]
51   %v19 = icmp sgt i32 %v16, 0
52   br i1 %v19, label %b8, label %b10
54 b8:                                               ; preds = %b7
55   %v20 = add nsw i32 %v16, -1
56   %v21 = getelementptr inbounds [8 x i8], [8 x i8]* %v0, i32 0, i32 %v20
57   %v22 = load i8, i8* %v21, align 1, !tbaa !6
58   %v23 = icmp eq i8 %v22, 0
59   br i1 %v23, label %b9, label %b10
61 b9:                                               ; preds = %b8
62   %v24 = add i32 %v17, -1
63   %v25 = add i32 %v24, %v16
64   br label %b25
66 b10:                                              ; preds = %b8, %b7
67   %v26 = add i32 %v16, %v17
68   %v27 = getelementptr inbounds i32, i32* %v18, i32 1
69   %v28 = load i32, i32* %v27, align 4, !tbaa !4
70   %v29 = call i32 @f2(i8* %v12, i32 %v28, %s.0* %v4) #1
71   %v30 = icmp slt i32 %v29, 0
72   br i1 %v30, label %b24, label %b7
74 b11:                                              ; preds = %b21, %b4
75   %v31 = phi i8* [ %a0, %b4 ], [ %v64, %b21 ]
76   %v32 = phi i32 [ %a2, %b4 ], [ %v65, %b21 ]
77   %v33 = phi i32 [ 0, %b4 ], [ %v62, %b21 ]
78   %v34 = phi i32* [ %v1, %b4 ], [ %v63, %b21 ]
79   %v35 = phi i32 [ undef, %b4 ], [ %v47, %b21 ]
80   %v36 = phi i16 [ undef, %b4 ], [ %v46, %b21 ]
81   %v37 = phi i16 [ undef, %b4 ], [ %v45, %b21 ]
82   %v38 = call i32 @f3() #1
83   %v39 = icmp ult i32 %v32, %v38
84   br i1 %v39, label %b12, label %b13
86 b12:                                              ; preds = %b11
87   %v40 = load i32, i32* %v8, align 4
88   %v41 = load i32, i32* %v11, align 4
89   %v42 = trunc i32 %v41 to i16
90   %v43 = lshr i32 %v41, 16
91   %v44 = trunc i32 %v43 to i16
92   br label %b13
94 b13:                                              ; preds = %b12, %b11
95   %v45 = phi i16 [ %v44, %b12 ], [ %v37, %b11 ]
96   %v46 = phi i16 [ %v42, %b12 ], [ %v36, %b11 ]
97   %v47 = phi i32 [ %v40, %b12 ], [ %v35, %b11 ]
98   %v48 = phi i8* [ %v7, %b12 ], [ %v31, %b11 ]
99   %v49 = load i32, i32* %v34, align 4, !tbaa !4
100   %v50 = call i32 @f2(i8* %v48, i32 %v49, %s.0* %v4) #1
101   %v51 = icmp slt i32 %v50, 0
102   br i1 %v51, label %b22, label %b14
104 b14:                                              ; preds = %b13
105   %v52 = icmp eq i8* %v31, %v48
106   br i1 %v52, label %b18, label %b15
108 b15:                                              ; preds = %b14
109   %v53 = icmp ult i32 %v32, %v50
110   br i1 %v53, label %b16, label %b17
112 b16:                                              ; preds = %b15
113   store i32 %v47, i32* %v8, align 4
114   store i16 %v46, i16* %v9, align 4
115   store i16 %v45, i16* %v10, align 2
116   br label %b23
118 b17:                                              ; preds = %b15
119   %v54 = call i8* @f4(i8* %v31, i8* %v7, i32 %v50) #1
120   br label %b18
122 b18:                                              ; preds = %b17, %b14
123   %v55 = icmp sgt i32 %v50, 0
124   br i1 %v55, label %b19, label %b21
126 b19:                                              ; preds = %b18
127   %v56 = add nsw i32 %v50, -1
128   %v57 = getelementptr inbounds i8, i8* %v31, i32 %v56
129   %v58 = load i8, i8* %v57, align 1, !tbaa !6
130   %v59 = icmp eq i8 %v58, 0
131   br i1 %v59, label %b20, label %b21
133 b20:                                              ; preds = %b19
134   store i32* null, i32** %a1, align 4, !tbaa !0
135   %v60 = add i32 %v33, -1
136   %v61 = add i32 %v60, %v50
137   br label %b25
139 b21:                                              ; preds = %b19, %b18
140   %v62 = add i32 %v50, %v33
141   %v63 = getelementptr inbounds i32, i32* %v34, i32 1
142   %v64 = getelementptr inbounds i8, i8* %v31, i32 %v50
143   %v65 = sub i32 %v32, %v50
144   %v66 = icmp eq i32 %v32, %v50
145   br i1 %v66, label %b22, label %b11
147 b22:                                              ; preds = %b21, %b13
148   %v67 = phi i32* [ %v34, %b13 ], [ %v63, %b21 ]
149   %v68 = phi i32 [ -1, %b13 ], [ %v62, %b21 ]
150   br label %b23
152 b23:                                              ; preds = %b22, %b16, %b3
153   %v69 = phi i32* [ %v34, %b16 ], [ %v1, %b3 ], [ %v67, %b22 ]
154   %v70 = phi i32 [ %v33, %b16 ], [ 0, %b3 ], [ %v68, %b22 ]
155   store i32* %v69, i32** %a1, align 4, !tbaa !0
156   br label %b25
158 b24:                                              ; preds = %b10
159   br label %b25
161 b25:                                              ; preds = %b24, %b23, %b20, %b9, %b5
162   %v71 = phi i32 [ %v25, %b9 ], [ %v70, %b23 ], [ %v61, %b20 ], [ -1, %b5 ], [ -1, %b24 ]
163   ret i32 %v71
166 declare %s.0* @f1(...)
168 declare i32 @f2(i8*, i32, %s.0*)
170 declare i32 @f3()
172 declare i8* @f4(i8*, i8*, i32)
174 attributes #0 = { nounwind "target-cpu"="hexagonv55" }
175 attributes #1 = { nounwind }
177 !0 = !{!1, !1, i64 0}
178 !1 = !{!"any pointer", !2}
179 !2 = !{!"omnipotent char", !3}
180 !3 = !{!"Simple C/C++ TBAA"}
181 !4 = !{!5, !5, i64 0}
182 !5 = !{!"int", !2}
183 !6 = !{!2, !2, i64 0}