test/CodeGen/MIR/AMDGPU/mfi-scratch-rsrc-reg-reg-class.mir

   1 # RUN: not llc -march=amdgcn -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
   2 # CHECK: :8:45: incorrect register class for field
   3 # CHECK: scratchRSrcReg:  '$vgpr0_vgpr1_vgpr2_vgpr3'
   4
   5 ---
   6 name: wrong_reg_class_scratch_rsrc_reg
   7 machineFunctionInfo:
   8   scratchRSrcReg:  '$vgpr0_vgpr1_vgpr2_vgpr3'
   9 body:             |
  10   bb.0:
  11
  12     S_ENDPGM
  13 ...