[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / MIR / AMDGPU / target-flags.mir
blobe37bb7e6592ae84f013247c1fd13190883a6ea1a
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -march=amdgcn -run-pass none -o - %s | FileCheck %s
3 --- |
4   define amdgpu_kernel void @flags() {
5     ret void
6   }
8   declare void @foo()
9 ...
10 ---
13 name: flags
14 liveins:
15   - { reg: '$sgpr0_sgpr1' }
16 frameInfo:
17   maxAlignment:  8
18 registers:
19   - { id: 0, class: sreg_64, preferred-register: '' }
20   - { id: 1, class: sreg_64, preferred-register: '' }
21 body: |
22   bb.0:
23     liveins: $sgpr0_sgpr1
24     ; CHECK-LABEL: name: flags
25     ; CHECK: [[SI_PC_ADD_REL_OFFSET:%[0-9]+]]:sreg_64 = SI_PC_ADD_REL_OFFSET target-flags(amdgpu-rel32-lo) @foo + 4, target-flags(amdgpu-rel32-hi) @foo + 4, implicit-def dead $scc
26     ; CHECK: [[S_MOV_B64_:%[0-9]+]]:sreg_64 = S_MOV_B64 target-flags(amdgpu-gotprel) @foo
27     ; CHECK: S_ENDPGM 0
28     %0 = SI_PC_ADD_REL_OFFSET target-flags(amdgpu-rel32-lo) @foo + 4, target-flags(amdgpu-rel32-hi) @foo + 4, implicit-def dead $scc
29     %1 = S_MOV_B64 target-flags(amdgpu-gotprel) @foo
30     %2:sreg_32 = S_MOV_B32 target-flags(amdgpu-abs32-lo) @foo
31     %3:sreg_32 = S_MOV_B32 target-flags(amdgpu-abs32-hi) @foo
33     S_ENDPGM 0
34 ...