[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / MIR / X86 / expected-named-register-livein.mir
blobf2e2eaea6516f063123d277399dfb171ca565472
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
3 --- |
5   define i32 @test(i32 %a) {
6   body:
7     ret i32 %a
8   }
10 ...
11 ---
12 name:            test
13 body: |
14   bb.0.body:
15     ; CHECK: [[@LINE+1]]:14: expected a named register
16     liveins: %0
18     $eax = COPY $edi
19     RETQ $eax
20 ...