test/CodeGen/PowerPC/fneg.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -verify-machineinstrs < %s -mtriple=ppc32-- -ppc-asm-full-reg-names | FileCheck %s
   3
   4 define double @test1(double %a, double %b, double %c, double %d) {
   5 ; CHECK-LABEL: test1:
   6 ; CHECK:       # %bb.0:
   7 ; CHECK-NEXT:    fmul f0, f3, f4
   8 ; CHECK-NEXT:    fmul f1, f1, f2
   9 ; CHECK-NEXT:    fadd f1, f1, f0
  10 ; CHECK-NEXT:    blr
  11   %tmp2 = fsub double -0.000000e+00, %c
  12   %tmp4 = fmul double %tmp2, %d
  13   %tmp7 = fmul double %a, %b
  14   %tmp9 = fsub double %tmp7, %tmp4
  15   ret double %tmp9
  16 }
  17
  18 declare float @llvm.fmuladd.f32(float, float, float) #4
  19
  20 define float @fma_fneg_fneg(float %x, float %y, float %z) {
  21 ; CHECK-LABEL: fma_fneg_fneg:
  22 ; CHECK:       # %bb.0:
  23 ; CHECK-NEXT:    fmadds f1, f1, f2, f3
  24 ; CHECK-NEXT:    blr
  25   %negx = fneg float %x
  26   %negy = fneg float %y
  27   %r = call float @llvm.fmuladd.f32(float %negx, float %negy, float %z)
  28   ret float %r
  29 }
  30
  31 define float @fma_fneg_fsub(float %x, float %y0, float %y1, float %z) {
  32 ; CHECK-LABEL: fma_fneg_fsub:
  33 ; CHECK:       # %bb.0:
  34 ; CHECK-NEXT:    fsubs f0, f3, f2
  35 ; CHECK-NEXT:    fmadds f1, f1, f0, f4
  36 ; CHECK-NEXT:    blr
  37   %negx = fneg float %x
  38   %negy = fsub nsz float %y0, %y1
  39   %r = call float @llvm.fmuladd.f32(float %negx, float %negy, float %z)
  40   ret float %r
  41 }