[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / PowerPC / i64_fp_round.ll
blobf163a29584a12eb17cea6665f1c198e190d93acc
1 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -mattr=-fpcvt < %s | FileCheck %s
2 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -mattr=-fpcvt -ppc-gen-isel=false < %s | FileCheck %s --check-prefix=CHECK-NO-ISEL
3 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v128:128:128-n32:64"
4 target triple = "powerpc64-unknown-linux-gnu"
6 define float @test(i64 %x) nounwind readnone {
7 entry:
8   %conv = sitofp i64 %x to float
9   ret float %conv
12 ; Verify that we get the code sequence needed to avoid double-rounding.
13 ; Note that only parts of the sequence are checked for here, to allow
14 ; for minor code generation differences.
16 ;CHECK-LABEL: test
17 ;CHECK-NO-ISEL-LABEL: test
18 ; CHECK: sradi [[REG1:[0-9]+]], 3, 53
19 ; CHECK: addi [[REG2:[0-9]+]], [[REG1]], 1
20 ; CHECK: cmpldi [[REG2]], 1
21 ; CHECK: isel [[REG3:[0-9]+]], {{[0-9]+}}, 3, 1
22 ; CHECK-NO-ISEL: rldicr [[REG2:[0-9]+]], {{[0-9]+}}, 0, 52
23 ; CHECK-NO-ISEL: bc 12, 1, [[TRUE:.LBB[0-9]+]]
24 ; CHECK-NO-ISEL: b [[SUCCESSOR:.LBB[0-9]+]]
25 ; CHECK-NO-ISEL-NEXT: [[TRUE]]
26 ; CHECK-NO-ISEL-NEXT: addi {{[0-9]+}}, [[REG2]], 0
27 ; CHECK-NO-ISEL-NEXT: [[SUCCESSOR]]
28 ; CHECK-NO-ISEL: std {{[0-9]+}}, -{{[0-9]+}}(1)
29 ; CHECK: std [[REG3]], -{{[0-9]+}}(1)
32 ; Also check that with -enable-unsafe-fp-math we do not get that extra
33 ; code sequence.  Simply verify that there is no "isel" present.
35 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -mattr=-fpcvt -enable-unsafe-fp-math < %s | FileCheck %s -check-prefix=CHECK-UNSAFE
36 ; CHECK-UNSAFE-NOT: isel