test/CodeGen/PowerPC/mcm-4.ll

   1 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=medium \
   2 ; RUN:   -fast-isel=false -mattr=-vsx <%s | FileCheck -check-prefix=MEDIUM %s
   3 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=medium \
   4 ; RUN:   -fast-isel=false -mattr=+vsx <%s | FileCheck -check-prefix=MEDIUM-VSX %s
   5 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=large \
   6 ; RUN:   -fast-isel=false -mattr=-vsx <%s | FileCheck -check-prefix=LARGE %s
   7 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=large \
   8 ; RUN:   -fast-isel=false -mattr=+vsx <%s | FileCheck -check-prefix=LARGE-VSX %s
   9 ; RUN: llc -verify-machineinstrs -mcpu=pwr9 -O0 -code-model=medium \
  10 ; RUN:   -fast-isel=false -mattr=+vsx <%s | FileCheck -check-prefix=MEDIUM-P9 %s
  11 ; RUN: llc -verify-machineinstrs -mcpu=pwr9 -O0 -code-model=large \
  12 ; RUN:   -fast-isel=false -mattr=+vsx <%s | FileCheck -check-prefix=LARGE-P9 %s
  13
  14 ; Test correct code generation for medium and large code model
  15 ; for loading a value from the constant pool (TOC-relative).
  16
  17 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
  18 target triple = "powerpc64-unknown-linux-gnu"
  19
  20 define double @test_double_const() nounwind {
  21 entry:
  22   ret double 0x3F4FD4920B498CF0
  23 }
  24
  25 ; MEDIUM: [[VAR:[a-z0-9A-Z_.]+]]:
  26 ; MEDIUM: .quad 4562098671269285104
  27 ; MEDIUM-LABEL: test_double_const:
  28 ; MEDIUM: addis [[REG1:[0-9]+]], 2, [[VAR]]@toc@ha
  29 ; MEDIUM: addi [[REG2:[0-9]+]], [[REG1]], [[VAR]]@toc@l
  30 ; MEDIUM: lfd {{[0-9]+}}, 0([[REG2]])
  31
  32 ; MEDIUM-VSX: [[VAR:[a-z0-9A-Z_.]+]]:
  33 ; MEDIUM-VSX: .quad 4562098671269285104
  34 ; MEDIUM-VSX-LABEL: test_double_const:
  35 ; MEDIUM-VSX: addis [[REG1:[0-9]+]], 2, [[VAR]]@toc@ha
  36 ; MEDIUM-VSX: lfd {{[0-9]+}}, [[VAR]]@toc@l([[REG1]])
  37
  38 ; LARGE: [[VAR:[a-z0-9A-Z_.]+]]:
  39 ; LARGE: .quad 4562098671269285104
  40 ; LARGE-LABEL: test_double_const:
  41 ; LARGE: addis [[REG1:[0-9]+]], 2, [[VAR2:[a-z0-9A-Z_.]+]]@toc@ha
  42 ; LARGE: ld [[REG2:[0-9]+]], [[VAR2]]@toc@l([[REG1]])
  43 ; LARGE: lfd {{[0-9]+}}, 0([[REG2]])
  44
  45 ; LARGE-VSX: [[VAR:[a-z0-9A-Z_.]+]]:
  46 ; LARGE-VSX: .quad 4562098671269285104
  47 ; LARGE-VSX-LABEL: test_double_const:
  48 ; LARGE-VSX: addis [[REG1:[0-9]+]], 2, [[VAR2:[a-z0-9A-Z_.]+]]@toc@ha
  49 ; LARGE-VSX: ld [[REG2:[0-9]+]], [[VAR2]]@toc@l([[REG1]])
  50 ; LARGE-VSX: lfdx {{[0-9]+}}, 0, [[REG2]]
  51
  52 ; MEDIUM-P9: [[VAR:[a-z0-9A-Z_.]+]]:
  53 ; MEDIUM-P9: .quad 4562098671269285104
  54 ; MEDIUM-P9-LABEL: test_double_const:
  55 ; MEDIUM-P9: addis [[REG1:[0-9]+]], 2, [[VAR]]@toc@ha
  56 ; MEDIUM-P9: addi [[REG2:[0-9]+]], [[REG1]], [[VAR]]@toc@l
  57 ; MEDIUM-P9: lfd {{[0-9]+}}, 0([[REG2]])
  58
  59 ; LARGE-P9: [[VAR:[a-z0-9A-Z_.]+]]:
  60 ; LARGE-P9: .quad 4562098671269285104
  61 ; LARGE-P9-LABEL: test_double_const:
  62 ; LARGE-P9: addis [[REG1:[0-9]+]], 2, [[VAR2:[a-z0-9A-Z_.]+]]@toc@ha
  63 ; LARGE-P9: ld [[REG2:[0-9]+]], [[VAR2]]@toc@l([[REG1]])
  64 ; LARGE-P9: lfd {{[0-9]+}}, 0([[REG2]])