test/CodeGen/PowerPC/mul-const-i64.ll

   1 ; RUN: llc -verify-machineinstrs -ppc-asm-full-reg-names -ppc-vsr-nums-as-vr -mcpu=generic < %s -mtriple=ppc64-- | FileCheck %s -check-prefix=GENERIC-CHECK
   2 ; RUN: llc -verify-machineinstrs -ppc-asm-full-reg-names -ppc-vsr-nums-as-vr -mcpu=pwr8 < %s -mtriple=ppc64-- | FileCheck %s -check-prefixes=PWR8-CHECK,CHECK
   3 ; RUN: llc -verify-machineinstrs -ppc-asm-full-reg-names -ppc-vsr-nums-as-vr -mcpu=pwr9 < %s -mtriple=ppc64le-- | FileCheck %s -check-prefixes=PWR9-CHECK,CHECK
   4
   5
   6 define i64 @foo(i64 %a) {
   7 entry:
   8   %mul = mul nsw i64 %a, 6
   9   ret i64 %mul
  10 }
  11
  12 ; GENERIC-CHECK-LABEL: @foo
  13 ; GENERIC-CHECK: mulli r3, r3, 6
  14 ; GENERIC-CHECK: blr
  15
  16 define i64 @test1(i64 %a) {
  17         %tmp.1 = mul nsw i64 %a, 16         ; <i64> [#uses=1]
  18         ret i64 %tmp.1
  19 }
  20 ; CHECK-LABEL: test1:
  21 ; CHECK-NOT: mul
  22 ; CHECK: sldi r[[REG1:[0-9]+]], r3, 4
  23
  24
  25 define i64 @test2(i64 %a) {
  26         %tmp.1 = mul nsw i64 %a, 17         ; <i64> [#uses=1]
  27         ret i64 %tmp.1
  28 }
  29 ; CHECK-LABEL: test2:
  30 ; CHECK-NOT: mul
  31 ; CHECK: sldi r[[REG1:[0-9]+]], r3, 4
  32 ; CHECK-NEXT: add r[[REG2:[0-9]+]], r3, r[[REG1]]
  33
  34 define i64 @test3(i64 %a) {
  35         %tmp.1 = mul nsw i64 %a, 15         ; <i64> [#uses=1]
  36         ret i64 %tmp.1
  37 }
  38 ; CHECK-LABEL: test3:
  39 ; CHECK-NOT: mul
  40 ; CHECK: sldi r[[REG1:[0-9]+]], r3, 4
  41 ; CHECK-NEXT: sub r[[REG2:[0-9]+]], r[[REG1]], r3
  42
  43 ; negtive constant
  44
  45 define i64 @test4(i64 %a) {
  46         %tmp.1 = mul nsw i64 %a, -16         ; <i64> [#uses=1]
  47         ret i64 %tmp.1
  48 }
  49 ; CHECK-LABEL: test4:
  50 ; CHECK-NOT: mul
  51 ; CHECK: sldi r[[REG1:[0-9]+]], r3, 4
  52 ; CHECK-NEXT: neg r[[REG2:[0-9]+]], r[[REG1]]
  53
  54 define i64 @test5(i64 %a) {
  55         %tmp.1 = mul nsw i64 %a, -17         ; <i64> [#uses=1]
  56         ret i64 %tmp.1
  57 }
  58 ; CHECK-LABEL: test5:
  59 ; PWR9-CHECK: mulli r[[REG1:[0-9]+]], r3, -17
  60 ; PWR8-CHECK-NOT: mul
  61 ; PWR8-CHECK: sldi r[[REG1:[0-9]+]], r3, 4
  62 ; PWR8-CHECK-NEXT: add r[[REG2:[0-9]+]], r3, r[[REG1]]
  63 ; PWR8-CHECK-NEXT: neg r{{[0-9]+}}, r[[REG2]]
  64
  65 define i64 @test6(i64 %a) {
  66         %tmp.1 = mul nsw i64 %a, -15         ; <i64> [#uses=1]
  67         ret i64 %tmp.1
  68 }
  69 ; CHECK-LABEL: test6:
  70 ; CHECK-NOT: mul
  71 ; CHECK: sldi r[[REG1:[0-9]+]], r3, 4
  72 ; CHECK-NEXT: sub r[[REG2:[0-9]+]], r3, r[[REG1]]
  73 ; CHECK-NOT: neg
  74
  75 ; boundary case
  76
  77 define i64 @test7(i64 %a) {
  78         %tmp.1 = mul nsw i64 %a, -9223372036854775808 ; <i64> [#uses=1]
  79         ret i64 %tmp.1
  80 }
  81 ; CHECK-LABEL: test7:
  82 ; CHECK-NOT: mul
  83 ; CHECK: sldi r[[REG1:[0-9]+]], r3, 63
  84
  85 define i64 @test8(i64 %a) {
  86         %tmp.1 = mul nsw i64 %a, 9223372036854775807 ; <i64> [#uses=1]
  87         ret i64 %tmp.1
  88 }
  89 ; CHECK-LABEL: test8:
  90 ; CHECK-NOT: mul
  91 ; CHECK: sldi r[[REG1:[0-9]+]], r3, 63
  92 ; CHECK-NEXT: sub r[[REG2:[0-9]+]], r[[REG1]], r3