[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / PowerPC / p8altivec-shuffles-pred.ll
blobde930af75b2d868b93207b09efff7e8b1d792970
1 ; RUN: llc -verify-machineinstrs < %s | FileCheck %s
2 target datalayout = "E-m:e-i64:64-n32:64"
3 target triple = "powerpc64-unknown-linux-gnu"
5 ; Function Attrs: nounwind
6 define <2 x i32> @test1(<4 x i32> %wide.vec) #0 {
7 entry:
8   %strided.vec = shufflevector <4 x i32> %wide.vec, <4 x i32> undef, <2 x i32> <i32 0, i32 2>
9   ret <2 x i32> %strided.vec
11 ; CHECK-LABEL: @test1
12 ; CHECK: xxswapd 35, 34
13 ; CHECK: vmrghw 2, 2, 3
14 ; CHECK: blr
17 ; Function Attrs: nounwind
18 define <16 x i8> @test2(<16 x i8> %wide.vec) #0 {
19 entry:
20   %strided.vec = shufflevector <16 x i8> %wide.vec, <16 x i8> undef, <16 x i32> <i32 undef, i32 undef, i32 undef, i32 undef, i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef, i32 8, i32 9, i32 10, i32 11>
21   ret <16 x i8> %strided.vec
23 ; CHECK-LABEL: @test2
24 ; CHECK: xxsldwi 34, 34, 34, 3
25 ; CHECK: blr
28 attributes #0 = { nounwind "target-cpu"="pwr7" }