[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / PowerPC / qpx-bv-sint.ll
blob4e0aef4c3df71ab3ab767380d7b09bd4dd7888b6
1 ; RUN: llc -verify-machineinstrs < %s -mcpu=a2q | FileCheck %s
2 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
3 target triple = "powerpc64-bgq-linux"
5 define void @s452(i32 %inp1) nounwind {
6 entry:
7   br label %for.body4
9 for.body4:                                        ; preds = %for.body4, %entry
10   %conv.4 = sitofp i32 %inp1 to double
11   %conv.5 = sitofp i32 %inp1 to double
12   %mul.4.v.i0.1 = insertelement <2 x double> undef, double %conv.4, i32 0
13   %v = insertelement <2 x double> %mul.4.v.i0.1, double %conv.5, i32 1
14   %vv = fmul <2 x double> %v, %v
15   %add7.4 = fadd <2 x double> %vv, %vv
16   store <2 x double> %add7.4, <2 x double>* undef, align 16
17   br i1 undef, label %for.end, label %for.body4
19 for.end:                                          ; preds = %for.body4
20   unreachable
21 ; CHECK-LABEL: @s452
22 ; CHECK: lfiwax [[REG1:[0-9]+]],
23 ; CHECK: fcfid [[REG2:[0-9]+]], [[REG1]]
24 ; FIXME: We could 'promote' this to a vector earlier and remove this splat.
25 ; CHECK: qvesplati {{[0-9]+}}, [[REG2]], 0
26 ; CHECK: qvfmul
27 ; CHECK: qvfadd
28 ; CHECK: qvesplati {{[0-9]+}},
29 ; FIXME: We can use qvstfcdx here instead of two stores.
30 ; CHECK: stfd
31 ; CHECK: stfd