[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / PowerPC / qpx-bv.ll
blob93a739b864c1d8b823f64fc9b718a1f10b988fb0
1 ; RUN: llc -verify-machineinstrs < %s -mcpu=a2q | FileCheck %s
3 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
4 target triple = "powerpc64-bgq-linux"
6 define <4 x double> @foo(double %f1, double %f2, double %f3, double %f4) {
7   %v1 = insertelement <4 x double> undef, double %f1, i32 0
8   %v2 = insertelement <4 x double> %v1,   double %f2, i32 1
9   %v3 = insertelement <4 x double> %v2,   double %f3, i32 2
10   %v4 = insertelement <4 x double> %v3,   double %f4, i32 3
11   ret <4 x double> %v4
13 ; CHECK-LABEL: @foo
14 ; CHECK: qvgpci [[REG1:[0-9]+]], 275
15 ; CHECK-DAG: qvgpci [[REG2:[0-9]+]], 101
16 ; CHECK-DAG: qvfperm [[REG3:[0-9]+]], 3, 4, [[REG1]]
17 ; CHECK-DAG: qvfperm [[REG4:[0-9]+]], 1, 2, [[REG1]]
18 ; CHECK-DAG: qvfperm 1, [[REG4]], [[REG3]], [[REG2]]
19 ; CHECK: blr
22 define <4 x float> @goo(float %f1, float %f2, float %f3, float %f4) {
23   %v1 = insertelement <4 x float> undef, float %f1, i32 0
24   %v2 = insertelement <4 x float> %v1,   float %f2, i32 1
25   %v3 = insertelement <4 x float> %v2,   float %f3, i32 2
26   %v4 = insertelement <4 x float> %v3,   float %f4, i32 3
27   ret <4 x float> %v4
29 ; CHECK-LABEL: @goo
30 ; CHECK: qvgpci [[REG1:[0-9]+]], 275
31 ; CHECK-DAG: qvgpci [[REG2:[0-9]+]], 101
32 ; CHECK-DAG: qvfperm [[REG3:[0-9]+]], 3, 4, [[REG1]]
33 ; CHECK-DAG: qvfperm [[REG4:[0-9]+]], 1, 2, [[REG1]]
34 ; CHECK-DAG: qvfperm 1, [[REG4]], [[REG3]], [[REG2]]
35 ; CHECK: blr