[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / PowerPC / rotl-2.ll
blob43d34f6f8c73fd17d28f6fbfd92ff2319ef10c5a
1 ; RUN: llc -verify-machineinstrs < %s -mtriple=ppc32--  | grep rotlwi | count 2
2 ; RUN: llc -verify-machineinstrs < %s -mtriple=ppc32--  | grep clrlwi | count 2
3 ; RUN: llc -verify-machineinstrs < %s -mtriple=ppc32--  | grep rotlw | count 4
4 ; RUN: llc -verify-machineinstrs < %s -mtriple=ppc32--  | not grep or
6 define i32 @rotl32(i32 %A, i8 %Amt) nounwind {
7         %shift.upgrd.1 = zext i8 %Amt to i32            ; <i32> [#uses=1]
8         %B = shl i32 %A, %shift.upgrd.1         ; <i32> [#uses=1]
9         %Amt2 = sub i8 32, %Amt         ; <i8> [#uses=1]
10         %shift.upgrd.2 = zext i8 %Amt2 to i32           ; <i32> [#uses=1]
11         %C = lshr i32 %A, %shift.upgrd.2                ; <i32> [#uses=1]
12         %D = or i32 %B, %C              ; <i32> [#uses=1]
13         ret i32 %D
16 define i32 @rotr32(i32 %A, i8 %Amt) nounwind {
17         %shift.upgrd.3 = zext i8 %Amt to i32            ; <i32> [#uses=1]
18         %B = lshr i32 %A, %shift.upgrd.3                ; <i32> [#uses=1]
19         %Amt2 = sub i8 32, %Amt         ; <i8> [#uses=1]
20         %shift.upgrd.4 = zext i8 %Amt2 to i32           ; <i32> [#uses=1]
21         %C = shl i32 %A, %shift.upgrd.4         ; <i32> [#uses=1]
22         %D = or i32 %B, %C              ; <i32> [#uses=1]
23         ret i32 %D
26 define i32 @rotli32(i32 %A) nounwind {
27         %B = shl i32 %A, 5              ; <i32> [#uses=1]
28         %C = lshr i32 %A, 27            ; <i32> [#uses=1]
29         %D = or i32 %B, %C              ; <i32> [#uses=1]
30         ret i32 %D
33 define i32 @rotri32(i32 %A) nounwind {
34         %B = lshr i32 %A, 5             ; <i32> [#uses=1]
35         %C = shl i32 %A, 27             ; <i32> [#uses=1]
36         %D = or i32 %B, %C              ; <i32> [#uses=1]
37         ret i32 %D