[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / PowerPC / umulfixsat.ll
blobbc41da99e3db0ecfcd6c75e3d59b2d301f1c1601
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=ppc32 | FileCheck %s
4 declare  i32 @llvm.umul.fix.sat.i32(i32, i32, i32)
6 define i32 @func1(i32 %x, i32 %y) nounwind {
7 ; CHECK-LABEL: func1:
8 ; CHECK:       # %bb.0:
9 ; CHECK-NEXT:    li 5, -1
10 ; CHECK-NEXT:    mulhwu. 6, 3, 4
11 ; CHECK-NEXT:    mullw 3, 3, 4
12 ; CHECK-NEXT:    bclr 12, 2, 0
13 ; CHECK-NEXT:  # %bb.1:
14 ; CHECK-NEXT:    ori 3, 5, 0
15 ; CHECK-NEXT:    blr
16   %tmp = call i32 @llvm.umul.fix.sat.i32(i32 %x, i32 %y, i32 0)
17   ret i32 %tmp
20 define i32 @func2(i32 %x, i32 %y) nounwind {
21 ; CHECK-LABEL: func2:
22 ; CHECK:       # %bb.0:
23 ; CHECK-NEXT:    mulhwu 6, 3, 4
24 ; CHECK-NEXT:    li 5, -1
25 ; CHECK-NEXT:    cmplwi 6, 1
26 ; CHECK-NEXT:    mullw 3, 3, 4
27 ; CHECK-NEXT:    rotlwi 3, 3, 31
28 ; CHECK-NEXT:    rlwimi 3, 6, 31, 0, 0
29 ; CHECK-NEXT:    bc 12, 1, .LBB1_1
30 ; CHECK-NEXT:    blr
31 ; CHECK-NEXT:  .LBB1_1:
32 ; CHECK-NEXT:    addi 3, 5, 0
33 ; CHECK-NEXT:    blr
34   %tmp = call i32 @llvm.umul.fix.sat.i32(i32 %x, i32 %y, i32 1)
35   ret i32 %tmp