test/CodeGen/PowerPC/unal-vec-ldst.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -verify-machineinstrs < %s | FileCheck %s
   3 target datalayout = "E-m:e-i64:64-n32:64"
   4 target triple = "powerpc64-unknown-linux-gnu"
   5
   6 define <16 x i8> @test_l_v16i8(<16 x i8>* %p) #0 {
   7 ; CHECK-LABEL: test_l_v16i8:
   8 ; CHECK:       # %bb.0: # %entry
   9 ; CHECK-NEXT:    li 4, 15
  10 ; CHECK-NEXT:    lvsl 3, 0, 3
  11 ; CHECK-NEXT:    lvx 2, 3, 4
  12 ; CHECK-NEXT:    lvx 4, 0, 3
  13 ; CHECK-NEXT:    vperm 2, 4, 2, 3
  14 ; CHECK-NEXT:    blr
  15 entry:
  16   %r = load <16 x i8>, <16 x i8>* %p, align 1
  17   ret <16 x i8> %r
  18
  19 }
  20
  21 define <32 x i8> @test_l_v32i8(<32 x i8>* %p) #0 {
  22 ; CHECK-LABEL: test_l_v32i8:
  23 ; CHECK:       # %bb.0: # %entry
  24 ; CHECK-NEXT:    li 4, 31
  25 ; CHECK-NEXT:    lvsl 5, 0, 3
  26 ; CHECK-NEXT:    lvx 2, 3, 4
  27 ; CHECK-NEXT:    li 4, 16
  28 ; CHECK-NEXT:    lvx 4, 3, 4
  29 ; CHECK-NEXT:    lvx 0, 0, 3
  30 ; CHECK-NEXT:    vperm 3, 4, 2, 5
  31 ; CHECK-NEXT:    vperm 2, 0, 4, 5
  32 ; CHECK-NEXT:    blr
  33 entry:
  34   %r = load <32 x i8>, <32 x i8>* %p, align 1
  35   ret <32 x i8> %r
  36
  37 }
  38
  39 define <8 x i16> @test_l_v8i16(<8 x i16>* %p) #0 {
  40 ; CHECK-LABEL: test_l_v8i16:
  41 ; CHECK:       # %bb.0: # %entry
  42 ; CHECK-NEXT:    li 4, 15
  43 ; CHECK-NEXT:    lvsl 3, 0, 3
  44 ; CHECK-NEXT:    lvx 2, 3, 4
  45 ; CHECK-NEXT:    lvx 4, 0, 3
  46 ; CHECK-NEXT:    vperm 2, 4, 2, 3
  47 ; CHECK-NEXT:    blr
  48 entry:
  49   %r = load <8 x i16>, <8 x i16>* %p, align 2
  50   ret <8 x i16> %r
  51
  52 }
  53
  54 define <16 x i16> @test_l_v16i16(<16 x i16>* %p) #0 {
  55 ; CHECK-LABEL: test_l_v16i16:
  56 ; CHECK:       # %bb.0: # %entry
  57 ; CHECK-NEXT:    li 4, 31
  58 ; CHECK-NEXT:    lvsl 5, 0, 3
  59 ; CHECK-NEXT:    lvx 2, 3, 4
  60 ; CHECK-NEXT:    li 4, 16
  61 ; CHECK-NEXT:    lvx 4, 3, 4
  62 ; CHECK-NEXT:    lvx 0, 0, 3
  63 ; CHECK-NEXT:    vperm 3, 4, 2, 5
  64 ; CHECK-NEXT:    vperm 2, 0, 4, 5
  65 ; CHECK-NEXT:    blr
  66 entry:
  67   %r = load <16 x i16>, <16 x i16>* %p, align 2
  68   ret <16 x i16> %r
  69
  70 }
  71
  72 define <4 x i32> @test_l_v4i32(<4 x i32>* %p) #0 {
  73 ; CHECK-LABEL: test_l_v4i32:
  74 ; CHECK:       # %bb.0: # %entry
  75 ; CHECK-NEXT:    li 4, 15
  76 ; CHECK-NEXT:    lvsl 3, 0, 3
  77 ; CHECK-NEXT:    lvx 2, 3, 4
  78 ; CHECK-NEXT:    lvx 4, 0, 3
  79 ; CHECK-NEXT:    vperm 2, 4, 2, 3
  80 ; CHECK-NEXT:    blr
  81 entry:
  82   %r = load <4 x i32>, <4 x i32>* %p, align 4
  83   ret <4 x i32> %r
  84
  85 }
  86
  87 define <8 x i32> @test_l_v8i32(<8 x i32>* %p) #0 {
  88 ; CHECK-LABEL: test_l_v8i32:
  89 ; CHECK:       # %bb.0: # %entry
  90 ; CHECK-NEXT:    li 4, 31
  91 ; CHECK-NEXT:    lvsl 5, 0, 3
  92 ; CHECK-NEXT:    lvx 2, 3, 4
  93 ; CHECK-NEXT:    li 4, 16
  94 ; CHECK-NEXT:    lvx 4, 3, 4
  95 ; CHECK-NEXT:    lvx 0, 0, 3
  96 ; CHECK-NEXT:    vperm 3, 4, 2, 5
  97 ; CHECK-NEXT:    vperm 2, 0, 4, 5
  98 ; CHECK-NEXT:    blr
  99 entry:
 100   %r = load <8 x i32>, <8 x i32>* %p, align 4
 101   ret <8 x i32> %r
 102
 103 }
 104
 105 define <2 x i64> @test_l_v2i64(<2 x i64>* %p) #0 {
 106 ; CHECK-LABEL: test_l_v2i64:
 107 ; CHECK:       # %bb.0: # %entry
 108 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 109 ; CHECK-NEXT:    blr
 110 entry:
 111   %r = load <2 x i64>, <2 x i64>* %p, align 8
 112   ret <2 x i64> %r
 113
 114 }
 115
 116 define <4 x i64> @test_l_v4i64(<4 x i64>* %p) #0 {
 117 ; CHECK-LABEL: test_l_v4i64:
 118 ; CHECK:       # %bb.0: # %entry
 119 ; CHECK-NEXT:    li 4, 16
 120 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 121 ; CHECK-NEXT:    lxvd2x 35, 3, 4
 122 ; CHECK-NEXT:    blr
 123 entry:
 124   %r = load <4 x i64>, <4 x i64>* %p, align 8
 125   ret <4 x i64> %r
 126
 127 }
 128
 129 define <4 x float> @test_l_v4float(<4 x float>* %p) #0 {
 130 ; CHECK-LABEL: test_l_v4float:
 131 ; CHECK:       # %bb.0: # %entry
 132 ; CHECK-NEXT:    li 4, 15
 133 ; CHECK-NEXT:    lvsl 3, 0, 3
 134 ; CHECK-NEXT:    lvx 2, 3, 4
 135 ; CHECK-NEXT:    lvx 4, 0, 3
 136 ; CHECK-NEXT:    vperm 2, 4, 2, 3
 137 ; CHECK-NEXT:    blr
 138 entry:
 139   %r = load <4 x float>, <4 x float>* %p, align 4
 140   ret <4 x float> %r
 141
 142 }
 143
 144 define <8 x float> @test_l_v8float(<8 x float>* %p) #0 {
 145 ; CHECK-LABEL: test_l_v8float:
 146 ; CHECK:       # %bb.0: # %entry
 147 ; CHECK-NEXT:    li 4, 31
 148 ; CHECK-NEXT:    lvsl 5, 0, 3
 149 ; CHECK-NEXT:    lvx 2, 3, 4
 150 ; CHECK-NEXT:    li 4, 16
 151 ; CHECK-NEXT:    lvx 4, 3, 4
 152 ; CHECK-NEXT:    lvx 0, 0, 3
 153 ; CHECK-NEXT:    vperm 3, 4, 2, 5
 154 ; CHECK-NEXT:    vperm 2, 0, 4, 5
 155 ; CHECK-NEXT:    blr
 156 entry:
 157   %r = load <8 x float>, <8 x float>* %p, align 4
 158   ret <8 x float> %r
 159
 160 }
 161
 162 define <2 x double> @test_l_v2double(<2 x double>* %p) #0 {
 163 ; CHECK-LABEL: test_l_v2double:
 164 ; CHECK:       # %bb.0: # %entry
 165 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 166 ; CHECK-NEXT:    blr
 167 entry:
 168   %r = load <2 x double>, <2 x double>* %p, align 8
 169   ret <2 x double> %r
 170
 171 }
 172
 173 define <4 x double> @test_l_v4double(<4 x double>* %p) #0 {
 174 ; CHECK-LABEL: test_l_v4double:
 175 ; CHECK:       # %bb.0: # %entry
 176 ; CHECK-NEXT:    li 4, 16
 177 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 178 ; CHECK-NEXT:    lxvd2x 35, 3, 4
 179 ; CHECK-NEXT:    blr
 180 entry:
 181   %r = load <4 x double>, <4 x double>* %p, align 8
 182   ret <4 x double> %r
 183
 184 }
 185
 186 define <16 x i8> @test_l_p8v16i8(<16 x i8>* %p) #2 {
 187 ; CHECK-LABEL: test_l_p8v16i8:
 188 ; CHECK:       # %bb.0: # %entry
 189 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 190 ; CHECK-NEXT:    blr
 191 entry:
 192   %r = load <16 x i8>, <16 x i8>* %p, align 1
 193   ret <16 x i8> %r
 194
 195 }
 196
 197 define <32 x i8> @test_l_p8v32i8(<32 x i8>* %p) #2 {
 198 ; CHECK-LABEL: test_l_p8v32i8:
 199 ; CHECK:       # %bb.0: # %entry
 200 ; CHECK-NEXT:    li 4, 16
 201 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 202 ; CHECK-NEXT:    lxvw4x 35, 3, 4
 203 ; CHECK-NEXT:    blr
 204 entry:
 205   %r = load <32 x i8>, <32 x i8>* %p, align 1
 206   ret <32 x i8> %r
 207
 208 }
 209
 210 define <8 x i16> @test_l_p8v8i16(<8 x i16>* %p) #2 {
 211 ; CHECK-LABEL: test_l_p8v8i16:
 212 ; CHECK:       # %bb.0: # %entry
 213 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 214 ; CHECK-NEXT:    blr
 215 entry:
 216   %r = load <8 x i16>, <8 x i16>* %p, align 2
 217   ret <8 x i16> %r
 218
 219 }
 220
 221 define <16 x i16> @test_l_p8v16i16(<16 x i16>* %p) #2 {
 222 ; CHECK-LABEL: test_l_p8v16i16:
 223 ; CHECK:       # %bb.0: # %entry
 224 ; CHECK-NEXT:    li 4, 16
 225 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 226 ; CHECK-NEXT:    lxvw4x 35, 3, 4
 227 ; CHECK-NEXT:    blr
 228 entry:
 229   %r = load <16 x i16>, <16 x i16>* %p, align 2
 230   ret <16 x i16> %r
 231
 232 }
 233
 234 define <4 x i32> @test_l_p8v4i32(<4 x i32>* %p) #2 {
 235 ; CHECK-LABEL: test_l_p8v4i32:
 236 ; CHECK:       # %bb.0: # %entry
 237 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 238 ; CHECK-NEXT:    blr
 239 entry:
 240   %r = load <4 x i32>, <4 x i32>* %p, align 4
 241   ret <4 x i32> %r
 242
 243 }
 244
 245 define <8 x i32> @test_l_p8v8i32(<8 x i32>* %p) #2 {
 246 ; CHECK-LABEL: test_l_p8v8i32:
 247 ; CHECK:       # %bb.0: # %entry
 248 ; CHECK-NEXT:    li 4, 16
 249 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 250 ; CHECK-NEXT:    lxvw4x 35, 3, 4
 251 ; CHECK-NEXT:    blr
 252 entry:
 253   %r = load <8 x i32>, <8 x i32>* %p, align 4
 254   ret <8 x i32> %r
 255
 256 }
 257
 258 define <2 x i64> @test_l_p8v2i64(<2 x i64>* %p) #2 {
 259 ; CHECK-LABEL: test_l_p8v2i64:
 260 ; CHECK:       # %bb.0: # %entry
 261 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 262 ; CHECK-NEXT:    blr
 263 entry:
 264   %r = load <2 x i64>, <2 x i64>* %p, align 8
 265   ret <2 x i64> %r
 266
 267 }
 268
 269 define <4 x i64> @test_l_p8v4i64(<4 x i64>* %p) #2 {
 270 ; CHECK-LABEL: test_l_p8v4i64:
 271 ; CHECK:       # %bb.0: # %entry
 272 ; CHECK-NEXT:    li 4, 16
 273 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 274 ; CHECK-NEXT:    lxvd2x 35, 3, 4
 275 ; CHECK-NEXT:    blr
 276 entry:
 277   %r = load <4 x i64>, <4 x i64>* %p, align 8
 278   ret <4 x i64> %r
 279
 280 }
 281
 282 define <4 x float> @test_l_p8v4float(<4 x float>* %p) #2 {
 283 ; CHECK-LABEL: test_l_p8v4float:
 284 ; CHECK:       # %bb.0: # %entry
 285 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 286 ; CHECK-NEXT:    blr
 287 entry:
 288   %r = load <4 x float>, <4 x float>* %p, align 4
 289   ret <4 x float> %r
 290
 291 }
 292
 293 define <8 x float> @test_l_p8v8float(<8 x float>* %p) #2 {
 294 ; CHECK-LABEL: test_l_p8v8float:
 295 ; CHECK:       # %bb.0: # %entry
 296 ; CHECK-NEXT:    li 4, 16
 297 ; CHECK-NEXT:    lxvw4x 34, 0, 3
 298 ; CHECK-NEXT:    lxvw4x 35, 3, 4
 299 ; CHECK-NEXT:    blr
 300 entry:
 301   %r = load <8 x float>, <8 x float>* %p, align 4
 302   ret <8 x float> %r
 303
 304 }
 305
 306 define <2 x double> @test_l_p8v2double(<2 x double>* %p) #2 {
 307 ; CHECK-LABEL: test_l_p8v2double:
 308 ; CHECK:       # %bb.0: # %entry
 309 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 310 ; CHECK-NEXT:    blr
 311 entry:
 312   %r = load <2 x double>, <2 x double>* %p, align 8
 313   ret <2 x double> %r
 314
 315 }
 316
 317 define <4 x double> @test_l_p8v4double(<4 x double>* %p) #2 {
 318 ; CHECK-LABEL: test_l_p8v4double:
 319 ; CHECK:       # %bb.0: # %entry
 320 ; CHECK-NEXT:    li 4, 16
 321 ; CHECK-NEXT:    lxvd2x 34, 0, 3
 322 ; CHECK-NEXT:    lxvd2x 35, 3, 4
 323 ; CHECK-NEXT:    blr
 324 entry:
 325   %r = load <4 x double>, <4 x double>* %p, align 8
 326   ret <4 x double> %r
 327
 328 }
 329
 330 define <4 x float> @test_l_qv4float(<4 x float>* %p) #1 {
 331 ; CHECK-LABEL: test_l_qv4float:
 332 ; CHECK:       # %bb.0: # %entry
 333 ; CHECK-NEXT:    li 4, 15
 334 ; CHECK-NEXT:    qvlpclsx 0, 0, 3
 335 ; CHECK-NEXT:    qvlfsx 1, 3, 4
 336 ; CHECK-NEXT:    qvlfsx 2, 0, 3
 337 ; CHECK-NEXT:    qvfperm 1, 2, 1, 0
 338 ; CHECK-NEXT:    blr
 339 entry:
 340   %r = load <4 x float>, <4 x float>* %p, align 4
 341   ret <4 x float> %r
 342
 343 }
 344
 345 define <8 x float> @test_l_qv8float(<8 x float>* %p) #1 {
 346 ; CHECK-LABEL: test_l_qv8float:
 347 ; CHECK:       # %bb.0: # %entry
 348 ; CHECK-NEXT:    li 4, 31
 349 ; CHECK-NEXT:    qvlpclsx 1, 0, 3
 350 ; CHECK-NEXT:    qvlfsx 0, 3, 4
 351 ; CHECK-NEXT:    li 4, 16
 352 ; CHECK-NEXT:    qvlfsx 3, 3, 4
 353 ; CHECK-NEXT:    qvlfsx 4, 0, 3
 354 ; CHECK-NEXT:    qvfperm 2, 3, 0, 1
 355 ; CHECK-NEXT:    qvfperm 1, 4, 3, 1
 356 ; CHECK-NEXT:    blr
 357 entry:
 358   %r = load <8 x float>, <8 x float>* %p, align 4
 359   ret <8 x float> %r
 360
 361 }
 362
 363 define <4 x double> @test_l_qv4double(<4 x double>* %p) #1 {
 364 ; CHECK-LABEL: test_l_qv4double:
 365 ; CHECK:       # %bb.0: # %entry
 366 ; CHECK-NEXT:    li 4, 31
 367 ; CHECK-NEXT:    qvlpcldx 0, 0, 3
 368 ; CHECK-NEXT:    qvlfdx 1, 3, 4
 369 ; CHECK-NEXT:    qvlfdx 2, 0, 3
 370 ; CHECK-NEXT:    qvfperm 1, 2, 1, 0
 371 ; CHECK-NEXT:    blr
 372 entry:
 373   %r = load <4 x double>, <4 x double>* %p, align 8
 374   ret <4 x double> %r
 375
 376 }
 377
 378 define <8 x double> @test_l_qv8double(<8 x double>* %p) #1 {
 379 ; CHECK-LABEL: test_l_qv8double:
 380 ; CHECK:       # %bb.0: # %entry
 381 ; CHECK-NEXT:    li 4, 63
 382 ; CHECK-NEXT:    qvlpcldx 1, 0, 3
 383 ; CHECK-NEXT:    qvlfdx 0, 3, 4
 384 ; CHECK-NEXT:    li 4, 32
 385 ; CHECK-NEXT:    qvlfdx 3, 3, 4
 386 ; CHECK-NEXT:    qvlfdx 4, 0, 3
 387 ; CHECK-NEXT:    qvfperm 2, 3, 0, 1
 388 ; CHECK-NEXT:    qvfperm 1, 4, 3, 1
 389 ; CHECK-NEXT:    blr
 390 entry:
 391   %r = load <8 x double>, <8 x double>* %p, align 8
 392   ret <8 x double> %r
 393
 394 }
 395
 396 define void @test_s_v16i8(<16 x i8>* %p, <16 x i8> %v) #0 {
 397 ; CHECK-LABEL: test_s_v16i8:
 398 ; CHECK:       # %bb.0: # %entry
 399 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 400 ; CHECK-NEXT:    blr
 401 entry:
 402   store <16 x i8> %v, <16 x i8>* %p, align 1
 403   ret void
 404
 405 }
 406
 407 define void @test_s_v32i8(<32 x i8>* %p, <32 x i8> %v) #0 {
 408 ; CHECK-LABEL: test_s_v32i8:
 409 ; CHECK:       # %bb.0: # %entry
 410 ; CHECK-NEXT:    li 4, 16
 411 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 412 ; CHECK-NEXT:    stxvw4x 35, 3, 4
 413 ; CHECK-NEXT:    blr
 414 entry:
 415   store <32 x i8> %v, <32 x i8>* %p, align 1
 416   ret void
 417
 418 }
 419
 420 define void @test_s_v8i16(<8 x i16>* %p, <8 x i16> %v) #0 {
 421 ; CHECK-LABEL: test_s_v8i16:
 422 ; CHECK:       # %bb.0: # %entry
 423 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 424 ; CHECK-NEXT:    blr
 425 entry:
 426   store <8 x i16> %v, <8 x i16>* %p, align 2
 427   ret void
 428
 429 }
 430
 431 define void @test_s_v16i16(<16 x i16>* %p, <16 x i16> %v) #0 {
 432 ; CHECK-LABEL: test_s_v16i16:
 433 ; CHECK:       # %bb.0: # %entry
 434 ; CHECK-NEXT:    li 4, 16
 435 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 436 ; CHECK-NEXT:    stxvw4x 35, 3, 4
 437 ; CHECK-NEXT:    blr
 438 entry:
 439   store <16 x i16> %v, <16 x i16>* %p, align 2
 440   ret void
 441
 442 }
 443
 444 define void @test_s_v4i32(<4 x i32>* %p, <4 x i32> %v) #0 {
 445 ; CHECK-LABEL: test_s_v4i32:
 446 ; CHECK:       # %bb.0: # %entry
 447 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 448 ; CHECK-NEXT:    blr
 449 entry:
 450   store <4 x i32> %v, <4 x i32>* %p, align 4
 451   ret void
 452
 453 }
 454
 455 define void @test_s_v8i32(<8 x i32>* %p, <8 x i32> %v) #0 {
 456 ; CHECK-LABEL: test_s_v8i32:
 457 ; CHECK:       # %bb.0: # %entry
 458 ; CHECK-NEXT:    li 4, 16
 459 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 460 ; CHECK-NEXT:    stxvw4x 35, 3, 4
 461 ; CHECK-NEXT:    blr
 462 entry:
 463   store <8 x i32> %v, <8 x i32>* %p, align 4
 464   ret void
 465
 466 }
 467
 468 define void @test_s_v2i64(<2 x i64>* %p, <2 x i64> %v) #0 {
 469 ; CHECK-LABEL: test_s_v2i64:
 470 ; CHECK:       # %bb.0: # %entry
 471 ; CHECK-NEXT:    stxvd2x 34, 0, 3
 472 ; CHECK-NEXT:    blr
 473 entry:
 474   store <2 x i64> %v, <2 x i64>* %p, align 8
 475   ret void
 476
 477 }
 478
 479 define void @test_s_v4i64(<4 x i64>* %p, <4 x i64> %v) #0 {
 480 ; CHECK-LABEL: test_s_v4i64:
 481 ; CHECK:       # %bb.0: # %entry
 482 ; CHECK-NEXT:    li 4, 16
 483 ; CHECK-NEXT:    stxvd2x 34, 0, 3
 484 ; CHECK-NEXT:    stxvd2x 35, 3, 4
 485 ; CHECK-NEXT:    blr
 486 entry:
 487   store <4 x i64> %v, <4 x i64>* %p, align 8
 488   ret void
 489
 490 }
 491
 492 define void @test_s_v4float(<4 x float>* %p, <4 x float> %v) #0 {
 493 ; CHECK-LABEL: test_s_v4float:
 494 ; CHECK:       # %bb.0: # %entry
 495 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 496 ; CHECK-NEXT:    blr
 497 entry:
 498   store <4 x float> %v, <4 x float>* %p, align 4
 499   ret void
 500
 501 }
 502
 503 define void @test_s_v8float(<8 x float>* %p, <8 x float> %v) #0 {
 504 ; CHECK-LABEL: test_s_v8float:
 505 ; CHECK:       # %bb.0: # %entry
 506 ; CHECK-NEXT:    li 4, 16
 507 ; CHECK-NEXT:    stxvw4x 34, 0, 3
 508 ; CHECK-NEXT:    stxvw4x 35, 3, 4
 509 ; CHECK-NEXT:    blr
 510 entry:
 511   store <8 x float> %v, <8 x float>* %p, align 4
 512   ret void
 513
 514 }
 515
 516 define void @test_s_v2double(<2 x double>* %p, <2 x double> %v) #0 {
 517 ; CHECK-LABEL: test_s_v2double:
 518 ; CHECK:       # %bb.0: # %entry
 519 ; CHECK-NEXT:    stxvd2x 34, 0, 3
 520 ; CHECK-NEXT:    blr
 521 entry:
 522   store <2 x double> %v, <2 x double>* %p, align 8
 523   ret void
 524
 525 }
 526
 527 define void @test_s_v4double(<4 x double>* %p, <4 x double> %v) #0 {
 528 ; CHECK-LABEL: test_s_v4double:
 529 ; CHECK:       # %bb.0: # %entry
 530 ; CHECK-NEXT:    li 4, 16
 531 ; CHECK-NEXT:    stxvd2x 34, 0, 3
 532 ; CHECK-NEXT:    stxvd2x 35, 3, 4
 533 ; CHECK-NEXT:    blr
 534 entry:
 535   store <4 x double> %v, <4 x double>* %p, align 8
 536   ret void
 537
 538 }
 539
 540 define void @test_s_qv4float(<4 x float>* %p, <4 x float> %v) #1 {
 541 ; CHECK-LABEL: test_s_qv4float:
 542 ; CHECK:       # %bb.0: # %entry
 543 ; CHECK-NEXT:    qvesplati 0, 1, 3
 544 ; CHECK-NEXT:    stfs 1, 0(3)
 545 ; CHECK-NEXT:    stfs 0, 12(3)
 546 ; CHECK-NEXT:    qvesplati 0, 1, 2
 547 ; CHECK-NEXT:    qvesplati 1, 1, 1
 548 ; CHECK-NEXT:    stfs 0, 8(3)
 549 ; CHECK-NEXT:    stfs 1, 4(3)
 550 ; CHECK-NEXT:    blr
 551 entry:
 552   store <4 x float> %v, <4 x float>* %p, align 4
 553   ret void
 554
 555 }
 556
 557 define void @test_s_qv8float(<8 x float>* %p, <8 x float> %v) #1 {
 558 ; CHECK-LABEL: test_s_qv8float:
 559 ; CHECK:       # %bb.0: # %entry
 560 ; CHECK-NEXT:    qvesplati 0, 2, 3
 561 ; CHECK-NEXT:    stfs 2, 16(3)
 562 ; CHECK-NEXT:    stfs 0, 28(3)
 563 ; CHECK-NEXT:    qvesplati 0, 2, 2
 564 ; CHECK-NEXT:    qvesplati 2, 2, 1
 565 ; CHECK-NEXT:    stfs 1, 0(3)
 566 ; CHECK-NEXT:    stfs 0, 24(3)
 567 ; CHECK-NEXT:    qvesplati 0, 1, 3
 568 ; CHECK-NEXT:    stfs 2, 20(3)
 569 ; CHECK-NEXT:    qvesplati 2, 1, 2
 570 ; CHECK-NEXT:    qvesplati 1, 1, 1
 571 ; CHECK-NEXT:    stfs 0, 12(3)
 572 ; CHECK-NEXT:    stfs 2, 8(3)
 573 ; CHECK-NEXT:    stfs 1, 4(3)
 574 ; CHECK-NEXT:    blr
 575 entry:
 576   store <8 x float> %v, <8 x float>* %p, align 4
 577   ret void
 578
 579 }
 580
 581 define void @test_s_qv4double(<4 x double>* %p, <4 x double> %v) #1 {
 582 ; CHECK-LABEL: test_s_qv4double:
 583 ; CHECK:       # %bb.0: # %entry
 584 ; CHECK-NEXT:    qvesplati 0, 1, 3
 585 ; CHECK-NEXT:    stfd 1, 0(3)
 586 ; CHECK-NEXT:    stfd 0, 24(3)
 587 ; CHECK-NEXT:    qvesplati 0, 1, 2
 588 ; CHECK-NEXT:    qvesplati 1, 1, 1
 589 ; CHECK-NEXT:    stfd 0, 16(3)
 590 ; CHECK-NEXT:    stfd 1, 8(3)
 591 ; CHECK-NEXT:    blr
 592 entry:
 593   store <4 x double> %v, <4 x double>* %p, align 8
 594   ret void
 595
 596 }
 597
 598 define void @test_s_qv8double(<8 x double>* %p, <8 x double> %v) #1 {
 599 ; CHECK-LABEL: test_s_qv8double:
 600 ; CHECK:       # %bb.0: # %entry
 601 ; CHECK-NEXT:    qvesplati 0, 2, 3
 602 ; CHECK-NEXT:    stfd 2, 32(3)
 603 ; CHECK-NEXT:    stfd 0, 56(3)
 604 ; CHECK-NEXT:    qvesplati 0, 2, 2
 605 ; CHECK-NEXT:    qvesplati 2, 2, 1
 606 ; CHECK-NEXT:    stfd 1, 0(3)
 607 ; CHECK-NEXT:    stfd 0, 48(3)
 608 ; CHECK-NEXT:    qvesplati 0, 1, 3
 609 ; CHECK-NEXT:    stfd 2, 40(3)
 610 ; CHECK-NEXT:    qvesplati 2, 1, 2
 611 ; CHECK-NEXT:    qvesplati 1, 1, 1
 612 ; CHECK-NEXT:    stfd 0, 24(3)
 613 ; CHECK-NEXT:    stfd 2, 16(3)
 614 ; CHECK-NEXT:    stfd 1, 8(3)
 615 ; CHECK-NEXT:    blr
 616 entry:
 617   store <8 x double> %v, <8 x double>* %p, align 8
 618   ret void
 619
 620 }
 621
 622 attributes #0 = { nounwind "target-cpu"="pwr7" }
 623 attributes #1 = { nounwind "target-cpu"="a2q" }
 624 attributes #2 = { nounwind "target-cpu"="pwr8" }
 625