[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / PowerPC / vsx-fma-mutate-undef.ll
blob301446a9ee14c2d32775d1185c67380c38c6629c
1 ; RUN: llc < %s -verify-machineinstrs | FileCheck %s
2 target datalayout = "e-m:e-i64:64-n32:64"
3 target triple = "powerpc64le-unknown-linux-gnu"
5 ; Function Attrs: nounwind
6 define void @acosh_float8(<4 x i32> %v1, <4 x i32> %v2, <4 x float> %x) #0 {
7 entry:
8   br i1 undef, label %if.then, label %if.end
10 if.then:                                          ; preds = %entry
11   %0 = tail call <4 x float> @llvm.fmuladd.v4f32(<4 x float> %x, <4 x float> <float 0x3FE62E4200000000, float 0x3FE62E4200000000, float 0x3FE62E4200000000, float 0x3FE62E4200000000>, <4 x float> %x) #0
12   %astype.i.i.74.i = bitcast <4 x float> %0 to <4 x i32>
13   %and.i.i.76.i = and <4 x i32> %astype.i.i.74.i, %v1
14   %or.i.i.79.i = or <4 x i32> %and.i.i.76.i, %v2
15   %astype5.i.i.80.i = bitcast <4 x i32> %or.i.i.79.i to <4 x float>
16   %1 = shufflevector <4 x float> %astype5.i.i.80.i, <4 x float> undef, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef>
17   %2 = shufflevector <8 x float> undef, <8 x float> %1, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 8, i32 9, i32 10, i32 11>
18   store <8 x float> %2, <8 x float>* undef, align 32
19   br label %if.end
21 ; CHECK-LABEL: @acosh_float8
22 ; CHECK: xvmaddasp
24 if.end:                                           ; preds = %if.then, %entry
25   ret void
28 ; Function Attrs: nounwind readnone
29 declare <4 x float> @llvm.fmuladd.v4f32(<4 x float>, <4 x float>, <4 x float>) #1
31 attributes #0 = { nounwind }
32 attributes #1 = { nounwind readnone }