test/CodeGen/RISCV/float-frem.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+f -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck -check-prefix=RV32IF %s
   4
   5 define float @frem_f32(float %a, float %b) nounwind {
   6 ; RV32IF-LABEL: frem_f32:
   7 ; RV32IF:       # %bb.0:
   8 ; RV32IF-NEXT:    addi sp, sp, -16
   9 ; RV32IF-NEXT:    sw ra, 12(sp)
  10 ; RV32IF-NEXT:    call fmodf
  11 ; RV32IF-NEXT:    lw ra, 12(sp)
  12 ; RV32IF-NEXT:    addi sp, sp, 16
  13 ; RV32IF-NEXT:    ret
  14   %1 = frem float %a, %b
  15   ret float %1
  16 }