test/CodeGen/Thumb2/LowOverheadLoops/cond-mov.mir

   1 # RUN: llc -mtriple=thumbv8.1m.main -run-pass=arm-low-overhead-loops %s -verify-machineinstrs -o - | FileCheck %s
   2 # CHECK-NOT: $lr = tMOVr $r0, 13
   3 # CHECK: $lr = t2DLS killed $r0
   4 # CHECK: $lr = t2LEUpdate renamable $lr, %bb.1
   5
   6 --- |
   7   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   8   target triple = "thumbv8.1m.main"
   9
  10   define i32 @do_copy(i32 %n, i32* nocapture %p, i32* nocapture readonly %q) {
  11   entry:
  12     %scevgep = getelementptr i32, i32* %q, i32 -1
  13     %scevgep3 = getelementptr i32, i32* %p, i32 -1
  14     call void @llvm.set.loop.iterations.i32(i32 %n)
  15     br label %while.body
  16
  17   while.body:                                       ; preds = %while.body, %entry
  18     %lsr.iv4 = phi i32* [ %scevgep5, %while.body ], [ %scevgep3, %entry ]
  19     %lsr.iv = phi i32* [ %scevgep1, %while.body ], [ %scevgep, %entry ]
  20     %0 = phi i32 [ %n, %entry ], [ %2, %while.body ]
  21     %scevgep6 = getelementptr i32, i32* %lsr.iv, i32 1
  22     %scevgep2 = getelementptr i32, i32* %lsr.iv4, i32 1
  23     %1 = load i32, i32* %scevgep6, align 4
  24     store i32 %1, i32* %scevgep2, align 4
  25     %scevgep1 = getelementptr i32, i32* %lsr.iv, i32 1
  26     %scevgep5 = getelementptr i32, i32* %lsr.iv4, i32 1
  27     %2 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %0, i32 1)
  28     %3 = icmp ne i32 %2, 0
  29     br i1 %3, label %while.body, label %while.end
  30
  31   while.end:                                        ; preds = %while.body
  32     ret i32 0
  33   }
  34
  35   declare void @llvm.set.loop.iterations.i32(i32) #0
  36   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32) #0
  37
  38   attributes #0 = { noduplicate nounwind }
  39   attributes #1 = { nounwind }
  40
  41 ...
  42 ---
  43 name:            do_copy
  44 alignment:       2
  45 exposesReturnsTwice: false
  46 legalized:       false
  47 regBankSelected: false
  48 selected:        false
  49 failedISel:      false
  50 tracksRegLiveness: true
  51 hasWinCFI:       false
  52 registers:       []
  53 liveins:
  54   - { reg: '$r0', virtual-reg: '' }
  55   - { reg: '$r1', virtual-reg: '' }
  56   - { reg: '$r2', virtual-reg: '' }
  57 frameInfo:
  58   isFrameAddressTaken: false
  59   isReturnAddressTaken: false
  60   hasStackMap:     false
  61   hasPatchPoint:   false
  62   stackSize:       8
  63   offsetAdjustment: 0
  64   maxAlignment:    4
  65   adjustsStack:    false
  66   hasCalls:        false
  67   stackProtector:  ''
  68   maxCallFrameSize: 0
  69   cvBytesOfCalleeSavedRegisters: 0
  70   hasOpaqueSPAdjustment: false
  71   hasVAStart:      false
  72   hasMustTailInVarArgFunc: false
  73   localFrameSize:  0
  74   savePoint:       ''
  75   restorePoint:    ''
  76 fixedStack:      []
  77 stack:
  78   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  79       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  80       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  81   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  82       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
  83       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  84 callSites:       []
  85 constants:       []
  86 machineFunctionInfo: {}
  87 body:             |
  88   bb.0.entry:
  89     successors: %bb.1(0x80000000)
  90     liveins: $r0, $r1, $r2, $r7, $lr
  91
  92     frame-setup tPUSH 14, $noreg, killed $r7, killed $lr, implicit-def $sp, implicit $sp
  93     frame-setup CFI_INSTRUCTION def_cfa_offset 8
  94     frame-setup CFI_INSTRUCTION offset $lr, -4
  95     frame-setup CFI_INSTRUCTION offset $r7, -8
  96     $lr = tMOVr $r0, 14, $noreg
  97     t2DoLoopStart killed $r0
  98     renamable $r0, dead $cpsr = tSUBi3 killed renamable $r1, 4, 14, $noreg
  99     renamable $r1, dead $cpsr = tSUBi3 killed renamable $r2, 4, 14, $noreg
 100
 101   bb.1.while.body:
 102     successors: %bb.1(0x7c000000), %bb.2(0x04000000)
 103     liveins: $lr, $r0, $r1
 104
 105     renamable $r2, renamable $r1 = t2LDR_PRE killed renamable $r1, 4, 14, $noreg :: (load 4 from %ir.scevgep6)
 106     early-clobber renamable $r0 = t2STR_PRE killed renamable $r2, killed renamable $r0, 4, 14, $noreg :: (store 4 into %ir.scevgep2)
 107     renamable $lr = t2LoopDec killed renamable $lr, 1
 108     t2LoopEnd renamable $lr, %bb.1, implicit-def dead $cpsr
 109     tB %bb.2, 14, $noreg
 110
 111   bb.2.while.end:
 112     $r0, dead $cpsr = tMOVi8 0, 14, $noreg
 113     tPOP_RET 14, $noreg, def $r7, def $pc, implicit killed $r0
 114
 115 ...