[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Thumb2 / mve-vfma.ll
blob8ed8b81201e78971850906fdddd2970f8c9a94d1
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=thumbv8.1m.main-arm-none-eabi -mattr=+mve.fp %s -o - | FileCheck %s
4 define arm_aapcs_vfpcc <4 x float> @fma_v4f32(<4 x float> %dst, <4 x float> %s1, <4 x float> %s2) {
5 ; CHECK-LABEL: fma_v4f32:
6 ; CHECK:       @ %bb.0: @ %entry
7 ; CHECK-NEXT:    vfma.f32 q0, q1, q2
8 ; CHECK-NEXT:    bx lr
9 entry:
10   %0 = tail call fast <4 x float> @llvm.fma.v4f32(<4 x float> %s1, <4 x float> %s2, <4 x float> %dst)
11   ret <4 x float> %0
14 define arm_aapcs_vfpcc <8 x half> @fma_v8f16(<8 x half> %dst, <8 x half> %s1, <8 x half> %s2) {
15 ; CHECK-LABEL: fma_v8f16:
16 ; CHECK:       @ %bb.0: @ %entry
17 ; CHECK-NEXT:    vfma.f16 q0, q1, q2
18 ; CHECK-NEXT:    bx lr
19 entry:
20   %0 = tail call fast <8 x half> @llvm.fma.v8f16(<8 x half> %s1, <8 x half> %s2, <8 x half> %dst)
21   ret <8 x half> %0
24 declare <4 x float> @llvm.fma.v4f32(<4 x float>, <4 x float>, <4 x float>)
25 declare <8 x half> @llvm.fma.v8f16(<8 x half>, <8 x half>, <8 x half>)