[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Thumb2 / mve-vpt-block4.mir
blob798b40ec1eed4c98079f64b03ef0d4fa1db8d24f
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -run-pass arm-mve-vpt %s -o - | FileCheck %s
4 --- |
5   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
6   target triple = "thumbv8.1m.main-arm-none-eabi"
8   define hidden arm_aapcs_vfpcc <4 x float> @test_vminnmq_m_f32_v2(<4 x float> %inactive1, <4 x float> %inactive2, <4 x float> %a, <4 x float> %b, i16 zeroext %p) local_unnamed_addr #0 {
9   entry:
10     %conv.i = zext i16 %p to i32
11     %0 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> undef, <4 x float> %a, <4 x float> %b, i32 %conv.i) #2
12     %1 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> undef, <4 x float> %0, <4 x float> %0, i32 %conv.i) #2
13     %2 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> %inactive1, <4 x float> %1, <4 x float> %b, i32 %conv.i) #2
14     %3 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> undef, <4 x float> %2, <4 x float> %b, i32 %conv.i) #2
15     %4 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> %inactive2, <4 x float> %3, <4 x float> %b, i32 %conv.i) #2
16     ret <4 x float> %4
17   }
19   declare <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float>, <4 x float>, <4 x float>, i32) #1
20   declare void @llvm.stackprotector(i8*, i8**) #2
22   attributes #0 = { nounwind readnone "correctly-rounded-divide-sqrt-fp-math"="false" "denormal-fp-math"="preserve-sign" "disable-tail-calls"="false" "less-precise-fpmad"="false" "min-legal-vector-width"="128" "no-frame-pointer-elim"="false" "no-infs-fp-math"="true" "no-jump-tables"="false" "no-nans-fp-math"="true" "no-signed-zeros-fp-math"="true" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv8.1-m.main,+hwdiv,+mve.fp,+ras,+thumb-mode" "unsafe-fp-math"="false" "use-soft-float"="false" }
23   attributes #1 = { nounwind readnone }
24   attributes #2 = { nounwind }
26 ...
27 ---
28 name:            test_vminnmq_m_f32_v2
29 alignment:       4
30 exposesReturnsTwice: false
31 legalized:       false
32 regBankSelected: false
33 selected:        false
34 failedISel:      false
35 tracksRegLiveness: true
36 hasWinCFI:       false
37 registers:       []
38 liveins:
39   - { reg: '$q0', virtual-reg: '' }
40   - { reg: '$q1', virtual-reg: '' }
41   - { reg: '$q2', virtual-reg: '' }
42   - { reg: '$q3', virtual-reg: '' }
43   - { reg: '$r0', virtual-reg: '' }
44 frameInfo:
45   isFrameAddressTaken: false
46   isReturnAddressTaken: false
47   hasStackMap:     false
48   hasPatchPoint:   false
49   stackSize:       0
50   offsetAdjustment: 0
51   maxAlignment:    0
52   adjustsStack:    false
53   hasCalls:        false
54   stackProtector:  ''
55   maxCallFrameSize: 0
56   cvBytesOfCalleeSavedRegisters: 0
57   hasOpaqueSPAdjustment: false
58   hasVAStart:      false
59   hasMustTailInVarArgFunc: false
60   localFrameSize:  0
61   savePoint:       ''
62   restorePoint:    ''
63 fixedStack:      []
64 stack:           []
65 constants:       []
66 body:             |
67   bb.0.entry:
68     liveins: $q0, $q1, $q2, $q3, $r0
70     ; CHECK-LABEL: name: test_vminnmq_m_f32_v2
71     ; CHECK: liveins: $q0, $q1, $q2, $q3, $r0
72     ; CHECK: $vpr = VMSR_P0 killed $r0, 14, $noreg
73     ; CHECK: BUNDLE implicit-def dead $q2, implicit-def $d4, implicit-def $s8, implicit-def $s9, implicit-def $d5, implicit-def $s10, implicit-def $s11, implicit-def $q0, implicit-def $d0, implicit-def $s0, implicit-def $s1, implicit-def $d1, implicit-def $s2, implicit-def $s3, implicit $vpr, implicit killed $q2, implicit $q3, implicit killed $q0 {
74     ; CHECK:   MVE_VPST 1, implicit $vpr
75     ; CHECK:   renamable $q2 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q2, renamable $q3, 1, renamable $vpr, undef renamable $q2
76     ; CHECK:   renamable $q2 = nnan ninf nsz MVE_VMINNMf32 internal killed renamable $q2, internal renamable $q2, 1, renamable $vpr, internal undef renamable $q2
77     ; CHECK:   renamable $q0 = nnan ninf nsz MVE_VMINNMf32 internal killed renamable $q2, renamable $q3, 1, renamable $vpr, killed renamable $q0
78     ; CHECK:   renamable $q0 = nnan ninf nsz MVE_VMINNMf32 internal killed renamable $q0, renamable $q3, 1, renamable $vpr, internal undef renamable $q0
79     ; CHECK: }
80     ; CHECK: BUNDLE implicit-def $q1, implicit-def $d2, implicit-def $s4, implicit-def $s5, implicit-def $d3, implicit-def $s6, implicit-def $s7, implicit killed $vpr, implicit killed $q0, implicit killed $q3, implicit killed $q1 {
81     ; CHECK:   MVE_VPST 8, implicit $vpr
82     ; CHECK:   renamable $q1 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q0, killed renamable $q3, 1, killed renamable $vpr, killed renamable $q1
83     ; CHECK: }
84     ; CHECK: $q0 = MVE_VORR killed $q1, killed $q1, 0, $noreg, undef $q0
85     ; CHECK: tBX_RET 14, $noreg, implicit $q0
86     $vpr = VMSR_P0 killed $r0, 14, $noreg
87     renamable $q2 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q2, renamable $q3, 1, renamable $vpr, undef renamable $q2
88     renamable $q2 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q2, renamable $q2, 1, renamable $vpr, undef renamable $q2
89     renamable $q0 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q2, renamable $q3, 1, renamable $vpr, killed renamable $q0
90     renamable $q0 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q0, renamable $q3, 1, renamable $vpr, undef renamable $q0
91     renamable $q1 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q0, killed renamable $q3, 1, killed renamable $vpr, killed renamable $q1
92     $q0 = MVE_VORR killed $q1, killed $q1, 0, $noreg, undef $q0
93     tBX_RET 14, $noreg, implicit $q0
95 ...