[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / TableGen / ListSlices.td
blobcbb2326a95c003952d0a0960c34778ea6298ef8d
1 // RUN: llvm-tblgen %s
2 // XFAIL: vg_leak
4 def A {
5   list<int> B = [10, 20, 30, 4, 1, 1231, 20];
8 def B {
9   list<int> X = [10, 20, 30, 4, 1, 1231, 20] [2-4,2,2,0-6];
11   list<int> Y = X[4,5];
12   int Z = X[4];
14   list<int> C = A.B[1-4];
16   list<list<int>> AA = [X, Y];
18   int BB = AA[0][1];