[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / TableGen / cond-inheritance.td
blob4b4abdf72f388a69d9a4465815ae3ccf90163c88
1 // Make sure !cond gets propagated across multiple layers of inheritance.
2 // RUN: llvm-tblgen %s | FileCheck %s
3 // XFAIL: vg_leak
5 class getInt<int c> {
6   int ret = !cond(c: 0, 1 : 1);
9 class I1<int c> {
10   int i = getInt<c>.ret;
13 class I2<int c> : I1<c>;
15 def DI1: I1<1>;
16 // CHECK: def DI1 {     // I1
17 // CHECK-NEXT: int i = 0;
19 // CHECK: def DI2 {     // I1 I2
20 // CHECK-NEXT: int i = 0;
21 def DI2: I2<1>;