[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / TableGen / eqbit.td
blob5749b27e26c7c864702bf4be50b3ec275f8be7cc
1 // RUN: llvm-tblgen %s | FileCheck %s
2 // XFAIL: vg_leak
4 // CHECK-LABEL: def X {
5 //       CHECK:   int a = 6;
6 //       CHECK:   int c = 5;
7 //       CHECK: }
9 // CHECK-LABEL: def Y {
10 //       CHECK:   int a = 5;
11 //       CHECK:   int c = 6;
12 //       CHECK: }
14 class A<bit b = 1> {
15   int a = !if(!eq(b, 1), 5, 6);
16   int c = !if(!ne(b, 1), 5, 6);
19 def X : A<0>;
20 def Y : A;