[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / TableGen / ifbit.td
blob18797cac11075aef1c4ac35ef4d6ff4422f48b88
1 // RUN: llvm-tblgen %s | FileCheck %s
2 // XFAIL: vg_leak
3 // CHECK: a = 6
4 // CHECK: a = 5
6 class A<bit b = 1> {
7   int a = !if(b, 5, 6);
8   bit c = !if(b, 0, 1);
9   bits<1> d = !if(b, 0, 1);
12 def X : A<0>;
13 def Y : A;