[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / TableGen / math.td
blobf7bda1ed13779f1a64dfd826d3e55590731879ae
1 // RUN: llvm-tblgen %s | FileCheck %s
2 // XFAIL: vg_leak
4 def shifts {
5     bits<2> b = 0b10;
6     int i = 2;
7     int shifted_b = !shl(b, 2);
8     int shifted_i = !shl(i, 2);
10 // CHECK: def shifts
11 // CHECK: shifted_b = 8
12 // CHECK: shifted_i = 8
14 class Int<int value> {
15   int Value = value;
18 def v1022   : Int<1022>;
20 // CHECK: def v0
21 // CHECK: Value = 0
23 // CHECK: def v1
24 // CHECK: Value = 1
26 // CHECK: def v1023
27 // CHECK: Value = 1023
28 def v1023 : Int<!or(v1022.Value, 1)>;
30 def v1024   : Int<1024>;
31 // CHECK: def v1024
32 // CHECK: Value = 1024
34 def v1025   : Int<!add(v1024.Value, 1)>;
35 // CHECK: def v1025
36 // CHECK: Value = 1025
38 // CHECK: def v12
39 // CHECK: Value = 12
40 def v12   : Int<!mul(4, 3)>;
42 // CHECK: def v1a
43 // CHECK: Value = 1
45 // CHECK: def v2
46 // CHECK: Value = 2
47 def v2 : Int<2>;
49 def v2048   : Int<!add(v1024.Value, v1024.Value)>;
50 // CHECK: def v2048
51 // CHECK: Value = 2048
53 def v0 : Int<!and(v1024.Value, v2048.Value)>;
54 def v1 : Int<!and(v1025.Value, 1)>;
56 // CHECK: def v3072
57 // CHECK: Value = 3072
58 def v3072 : Int<!or(v1024.Value, v2048.Value)>;
60 // CHECK: def v4
61 // CHECK: Value = 4
63 // CHECK: def v7
64 // CHECK: Value = 7
66 def v4 : Int<!add(v2.Value, 1, v1.Value)>;
67 def v7 : Int<!or(v1.Value, v2.Value, v4.Value)>;
68 def v1a : Int<!and(v7.Value, 5, v1.Value)>;
70 // CHECK: def v84
71 // CHECK: Value = 84
72 def v84   : Int<!mul(v12.Value, v7.Value)>;
74 // CHECK: def v924
75 // CHECK: Value = 924
76 def v924   : Int<!mul(v84.Value, 11)>;