[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / TableGen / pr8330.td
blob7779b635e33cc8ef5536fdaf9ebbe60871c8d0c2
1 // RUN: llvm-tblgen %s | FileCheck %s
2 // XFAIL: vg_leak
4 class Or4<bits<8> Val> {
5   bits<8> V = {Val{7}, Val{6}, Val{5}, Val{4}, Val{3}, 1, Val{1}, Val{0} };
8 class Whatev<bits<8> x>;
10 class Whatever<bits<8> x> {
11   bits<8> W = {x{0}, x{1}, x{2}, x{3}, x{4}, x{5}, x{6}, x{7} };
14 multiclass X<bits<8> BaseOpc> {
15  def bar : Whatev<Or4<BaseOpc>.V >;
18 multiclass Y<bits<8> BaseOpc> {
19  def foo : Whatever<Or4<BaseOpc>.V >;
22 defm a : X<4>;
24 // CHECK: def abar
26 defm b : Y<8>;
28 // CHECK: def bfoo
29 // CHECK-NEXT: bits<8> W = { 0, 0, 1, 1, 0, 0, 0, 0 };