[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / Transforms / SLPVectorizer / AArch64 / 
tree753fdcf26d5df2575306f5e5d9334b14731a3efd
drwxr-xr-x   ..
-rw-r--r-- 2479 64-bit-vector.ll
-rw-r--r-- 6207 PR38339.ll
-rw-r--r-- 4516 commute.ll
-rw-r--r-- 5313 ext-trunc.ll
-rw-r--r-- 2433 gather-cost.ll
-rw-r--r-- 31071 gather-reduce.ll
-rw-r--r-- 18287 gather-root.ll
-rw-r--r-- 12015 getelementptr.ll
-rw-r--r-- 21208 horizontal.ll
-rw-r--r-- 71 lit.local.cfg
-rw-r--r-- 1276 load-store-q.ll
-rw-r--r-- 10036 matmul.ll
-rw-r--r-- 2860 minimum-sizes.ll
-rw-r--r-- 1129 mismatched-intrinsics.ll
-rw-r--r-- 4101 nontemporal.ll
-rw-r--r-- 1512 remarks.ll
-rw-r--r-- 3081 sdiv-pow2.ll
-rw-r--r-- 5606 spillcost-di.ll
-rw-r--r-- 16790 transpose.ll
-rw-r--r-- 8118 tsc-s352.ll