test/CodeGen/AArch64/O3-pipeline.ll

   1 ; RUN: llc -mtriple=arm64-- -O3 -debug-pass=Structure < %s -o /dev/null 2>&1 | grep -v "Verify generated machine code" | FileCheck %s
   2
   3 ; REQUIRES: asserts
   4
   5 ; CHECK-LABEL: Pass Arguments:
   6 ; CHECK-NEXT: Target Library Information
   7 ; CHECK-NEXT: Target Pass Configuration
   8 ; CHECK-NEXT: Machine Module Information
   9 ; CHECK-NEXT: Target Transform Information
  10 ; CHECK-NEXT: Assumption Cache Tracker
  11 ; CHECK-NEXT: Type-Based Alias Analysis
  12 ; CHECK-NEXT: Scoped NoAlias Alias Analysis
  13 ; CHECK-NEXT: Create Garbage Collector Module Metadata
  14 ; CHECK-NEXT: Profile summary info
  15 ; CHECK-NEXT: Machine Branch Probability Analysis
  16 ; CHECK-NEXT:   ModulePass Manager
  17 ; CHECK-NEXT:     Pre-ISel Intrinsic Lowering
  18 ; CHECK-NEXT:     FunctionPass Manager
  19 ; CHECK-NEXT:       Expand Atomic instructions
  20 ; CHECK-NEXT:       Simplify the CFG
  21 ; CHECK-NEXT:       Dominator Tree Construction
  22 ; CHECK-NEXT:       Natural Loop Information
  23 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  24 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  25 ; CHECK-NEXT:       Optimization Remark Emitter
  26 ; CHECK-NEXT:       Scalar Evolution Analysis
  27 ; CHECK-NEXT:       Loop Data Prefetch
  28 ; CHECK-NEXT:       Falkor HW Prefetch Fix
  29 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  30 ; CHECK-NEXT:       Module Verifier
  31 ; CHECK-NEXT:       Canonicalize natural loops
  32 ; CHECK-NEXT:       Loop Pass Manager
  33 ; CHECK-NEXT:         Induction Variable Users
  34 ; CHECK-NEXT:         Loop Strength Reduction
  35 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  36 ; CHECK-NEXT:         Function Alias Analysis Results
  37 ; CHECK-NEXT:       Merge contiguous icmps into a memcmp
  38 ; CHECK-NEXT:       Expand memcmp() to load/stores
  39 ; CHECK-NEXT:       Lower Garbage Collection Instructions
  40 ; CHECK-NEXT:       Shadow Stack GC Lowering
  41 ; CHECK-NEXT:       Remove unreachable blocks from the CFG
  42 ; CHECK-NEXT:       Dominator Tree Construction
  43 ; CHECK-NEXT:       Natural Loop Information
  44 ; CHECK-NEXT:       Branch Probability Analysis
  45 ; CHECK-NEXT:       Block Frequency Analysis
  46 ; CHECK-NEXT:       Constant Hoisting
  47 ; CHECK-NEXT:       Partially inline calls to library functions
  48 ; CHECK-NEXT:       Instrument function entry/exit with calls to e.g. mcount() (post inlining)
  49 ; CHECK-NEXT:       Scalarize Masked Memory Intrinsics
  50 ; CHECK-NEXT:       Expand reduction intrinsics
  51 ; CHECK-NEXT:       Dominator Tree Construction
  52 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  53 ; CHECK-NEXT:       Function Alias Analysis Results
  54 ; CHECK-NEXT:       Memory SSA
  55 ; CHECK-NEXT:       Interleaved Load Combine Pass
  56 ; CHECK-NEXT:       Dominator Tree Construction
  57 ; CHECK-NEXT:       Interleaved Access Pass
  58 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  59 ; CHECK-NEXT:       Function Alias Analysis Results
  60 ; CHECK-NEXT:       AArch64 Stack Tagging
  61 ; CHECK-NEXT:       Natural Loop Information
  62 ; CHECK-NEXT:       CodeGen Prepare
  63 ; CHECK-NEXT:     Rewrite Symbols
  64 ; CHECK-NEXT:     FunctionPass Manager
  65 ; CHECK-NEXT:       Dominator Tree Construction
  66 ; CHECK-NEXT:       Exception handling preparation
  67 ; CHECK-NEXT:     AArch64 Promote Constant
  68 ; CHECK-NEXT:       Unnamed pass: implement Pass::getPassName()
  69 ; CHECK-NEXT:     FunctionPass Manager
  70 ; CHECK-NEXT:       Merge internal globals
  71 ; CHECK-NEXT:       Safe Stack instrumentation pass
  72 ; CHECK-NEXT:       Insert stack protectors
  73 ; CHECK-NEXT:       Module Verifier
  74 ; CHECK-NEXT:       Dominator Tree Construction
  75 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  76 ; CHECK-NEXT:       Function Alias Analysis Results
  77 ; CHECK-NEXT:       Natural Loop Information
  78 ; CHECK-NEXT:       Branch Probability Analysis
  79 ; CHECK-NEXT:       AArch64 Instruction Selection
  80 ; CHECK-NEXT:       MachineDominator Tree Construction
  81 ; CHECK-NEXT:       AArch64 Local Dynamic TLS Access Clean-up
  82 ; CHECK-NEXT:       Finalize ISel and expand pseudo-instructions
  83 ; CHECK-NEXT:       Early Tail Duplication
  84 ; CHECK-NEXT:       Optimize machine instruction PHIs
  85 ; CHECK-NEXT:       Slot index numbering
  86 ; CHECK-NEXT:       Merge disjoint stack slots
  87 ; CHECK-NEXT:       Local Stack Slot Allocation
  88 ; CHECK-NEXT:       Remove dead machine instructions
  89 ; CHECK-NEXT:       MachineDominator Tree Construction
  90 ; CHECK-NEXT:       AArch64 Condition Optimizer
  91 ; CHECK-NEXT:       Machine Natural Loop Construction
  92 ; CHECK-NEXT:       Machine Trace Metrics
  93 ; CHECK-NEXT:       AArch64 Conditional Compares
  94 ; CHECK-NEXT:       Machine InstCombiner
  95 ; CHECK-NEXT:       AArch64 Conditional Branch Tuning
  96 ; CHECK-NEXT:       Machine Trace Metrics
  97 ; CHECK-NEXT:       Early If-Conversion
  98 ; CHECK-NEXT:       AArch64 Store Pair Suppression
  99 ; CHECK-NEXT:       AArch64 SIMD instructions optimization pass
 100 ; CHECK-NEXT:       AArch64 Stack Tagging PreRA
 101 ; CHECK-NEXT:       MachineDominator Tree Construction
 102 ; CHECK-NEXT:       Machine Natural Loop Construction
 103 ; CHECK-NEXT:       Early Machine Loop Invariant Code Motion
 104 ; CHECK-NEXT:       Machine Block Frequency Analysis
 105 ; CHECK-NEXT:       Machine Common Subexpression Elimination
 106 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 107 ; CHECK-NEXT:       Machine code sinking
 108 ; CHECK-NEXT:       Peephole Optimizations
 109 ; CHECK-NEXT:       Remove dead machine instructions
 110 ; CHECK-NEXT:       AArch64 Dead register definitions
 111 ; CHECK-NEXT:       Detect Dead Lanes
 112 ; CHECK-NEXT:       Process Implicit Definitions
 113 ; CHECK-NEXT:       Remove unreachable machine basic blocks
 114 ; CHECK-NEXT:       Live Variable Analysis
 115 ; CHECK-NEXT:       Eliminate PHI nodes for register allocation
 116 ; CHECK-NEXT:       Two-Address instruction pass
 117 ; CHECK-NEXT:       Slot index numbering
 118 ; CHECK-NEXT:       Live Interval Analysis
 119 ; CHECK-NEXT:       Simple Register Coalescing
 120 ; CHECK-NEXT:       Rename Disconnected Subregister Components
 121 ; CHECK-NEXT:       Machine Instruction Scheduler
 122 ; CHECK-NEXT:       Machine Block Frequency Analysis
 123 ; CHECK-NEXT:       Debug Variable Analysis
 124 ; CHECK-NEXT:       Live Stack Slot Analysis
 125 ; CHECK-NEXT:       Virtual Register Map
 126 ; CHECK-NEXT:       Live Register Matrix
 127 ; CHECK-NEXT:       Bundle Machine CFG Edges
 128 ; CHECK-NEXT:       Spill Code Placement Analysis
 129 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 130 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 131 ; CHECK-NEXT:       Greedy Register Allocator
 132 ; CHECK-NEXT:       Virtual Register Rewriter
 133 ; CHECK-NEXT:       Stack Slot Coloring
 134 ; CHECK-NEXT:       Machine Copy Propagation Pass
 135 ; CHECK-NEXT:       Machine Loop Invariant Code Motion
 136 ; CHECK-NEXT:       AArch64 Redundant Copy Elimination
 137 ; CHECK-NEXT:       A57 FP Anti-dependency breaker
 138 ; CHECK-NEXT:       PostRA Machine Sink
 139 ; CHECK-NEXT:       MachineDominator Tree Construction
 140 ; CHECK-NEXT:       Machine Natural Loop Construction
 141 ; CHECK-NEXT:       Machine Block Frequency Analysis
 142 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 143 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 144 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 145 ; CHECK-NEXT:       Shrink Wrapping analysis
 146 ; CHECK-NEXT:       Prologue/Epilogue Insertion & Frame Finalization
 147 ; CHECK-NEXT:       Control Flow Optimizer
 148 ; CHECK-NEXT:       Tail Duplication
 149 ; CHECK-NEXT:       Machine Copy Propagation Pass
 150 ; CHECK-NEXT:       Post-RA pseudo instruction expansion pass
 151 ; CHECK-NEXT:       AArch64 pseudo instruction expansion pass
 152 ; CHECK-NEXT:       AArch64 load / store optimization pass
 153 ; CHECK-NEXT:       AArch64 speculation hardening pass
 154 ; CHECK-NEXT:       MachineDominator Tree Construction
 155 ; CHECK-NEXT:       Machine Natural Loop Construction
 156 ; CHECK-NEXT:       Falkor HW Prefetch Fix Late Phase
 157 ; CHECK-NEXT:       PostRA Machine Instruction Scheduler
 158 ; CHECK-NEXT:       Analyze Machine Code For Garbage Collection
 159 ; CHECK-NEXT:       Machine Block Frequency Analysis
 160 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 161 ; CHECK-NEXT:       Branch Probability Basic Block Placement
 162 ; CHECK-NEXT:       AArch64 load / store optimization pass
 163 ; CHECK-NEXT:       Branch relaxation pass
 164 ; CHECK-NEXT:       AArch64 Branch Targets
 165 ; CHECK-NEXT:       AArch64 Compress Jump Tables
 166 ; CHECK-NEXT:       Contiguously Lay Out Funclets
 167 ; CHECK-NEXT:       StackMap Liveness Analysis
 168 ; CHECK-NEXT:       Live DEBUG_VALUE analysis
 169 ; CHECK-NEXT:       Insert fentry calls
 170 ; CHECK-NEXT:       Insert XRay ops
 171 ; CHECK-NEXT:       Implement the 'patchable-function' attribute
 172 ; CHECK-NEXT:     Machine Outliner
 173 ; CHECK-NEXT:     FunctionPass Manager
 174 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 175 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 176 ; CHECK-NEXT:       AArch64 Assembly Printer
 177 ; CHECK-NEXT:       Free MachineFunction
 178 ; CHECK-NEXT: Pass Arguments:  -domtree
 179 ; CHECK-NEXT:   FunctionPass Manager
 180 ; CHECK-NEXT:     Dominator Tree Construction
 181
 182 define void @f() {
 183   ret void
 184 }