test/Transforms/HardwareLoops/ARM/multiblock-massive.mir

   1 # RUN: llc -mtriple=armv8.1m.main -mattr=+lob -run-pass=arm-low-overhead-loops %s -o - | FileCheck %s
   2 # CHECK: for.body:
   3 # CHECK-NOT: t2DLS
   4 # CHECK-NOT: t2LEUpdate
   5
   6 --- |
   7   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   8   target triple = "thumbv8.1m.main-unknown-unknown"
   9
  10   define dso_local arm_aapcscc void @size_limit(i32* nocapture %a, i32* nocapture readonly %b, i32* nocapture readonly %c, i32 %N) local_unnamed_addr {
  11   entry:
  12     %cmp8 = icmp eq i32 %N, 0
  13     br i1 %cmp8, label %for.cond.cleanup, label %for.body.preheader
  14
  15   for.body.preheader:                               ; preds = %entry
  16     br label %for.body
  17
  18   for.cond.cleanup:                                 ; preds = %for.end, %entry
  19     ret void
  20
  21   for.body:                                         ; preds = %for.body.preheader, %for.end
  22     %lsr.iv4 = phi i32* [ %b, %for.body.preheader ], [ %scevgep5, %for.end ]
  23     %lsr.iv2 = phi i32* [ %c, %for.body.preheader ], [ %scevgep3, %for.end ]
  24     %lsr.iv1 = phi i32* [ %a, %for.body.preheader ], [ %scevgep, %for.end ]
  25     %lsr.iv = phi i32 [ %N, %for.body.preheader ], [ %lsr.iv.next, %for.end ]
  26     %size = call i32 @llvm.arm.space(i32 3072, i32 undef)
  27     %0 = load i32, i32* %lsr.iv4, align 4, !tbaa !3
  28     %1 = load i32, i32* %lsr.iv2, align 4, !tbaa !3
  29     %mul = mul nsw i32 %1, %0
  30     store i32 %mul, i32* %lsr.iv1, align 4, !tbaa !3
  31     %cmp = icmp ne i32 %0, 0
  32     br i1 %cmp, label %middle.block, label %for.end
  33
  34   middle.block:                                     ; preds = %for.body
  35     %div = udiv i32 %1, %0
  36     store i32 %div, i32* %lsr.iv1, align 4, !tbaa !3
  37     %size.1 = call i32 @llvm.arm.space(i32 1024, i32 undef)
  38     br label %for.end
  39
  40   for.end:                                          ; preds = %middle.block, %for.body
  41     %lsr.iv.next = add i32 %lsr.iv, -1
  42     %scevgep = getelementptr i32, i32* %lsr.iv1, i32 1
  43     %scevgep3 = getelementptr i32, i32* %lsr.iv2, i32 1
  44     %scevgep5 = getelementptr i32, i32* %lsr.iv4, i32 1
  45     %exitcond = icmp eq i32 %lsr.iv.next, 0
  46     br i1 %exitcond, label %for.cond.cleanup, label %for.body
  47   }
  48
  49   declare i32 @llvm.arm.space(i32, i32) #1
  50   attributes #1 = { nounwind }
  51
  52   !llvm.module.flags = !{!0, !1}
  53   !llvm.ident = !{!2}
  54
  55   !0 = !{i32 1, !"wchar_size", i32 4}
  56   !1 = !{i32 1, !"min_enum_size", i32 4}
  57   !2 = !{!"clang version 9.0.0 (http://llvm.org/git/clang.git a9c7c0fc5d468f3d18a5c6beb697ab0d5be2ff4c) (http://llvm.org/git/llvm.git f34bff0c141a04a5182d57e2cfb1e4bc582c81b0)"}
  58   !3 = !{!4, !4, i64 0}
  59   !4 = !{!"int", !5, i64 0}
  60   !5 = !{!"omnipotent char", !6, i64 0}
  61   !6 = !{!"Simple C/C++ TBAA"}
  62
  63 ...
  64 ---
  65 name:            size_limit
  66 alignment:       1
  67 exposesReturnsTwice: false
  68 legalized:       false
  69 regBankSelected: false
  70 selected:        false
  71 failedISel:      false
  72 tracksRegLiveness: false
  73 hasWinCFI:       false
  74 registers:       []
  75 liveins:
  76   - { reg: '$r0', virtual-reg: '' }
  77   - { reg: '$r1', virtual-reg: '' }
  78   - { reg: '$r2', virtual-reg: '' }
  79   - { reg: '$r3', virtual-reg: '' }
  80 frameInfo:
  81   isFrameAddressTaken: false
  82   isReturnAddressTaken: false
  83   hasStackMap:     false
  84   hasPatchPoint:   false
  85   stackSize:       16
  86   offsetAdjustment: -8
  87   maxAlignment:    4
  88   adjustsStack:    false
  89   hasCalls:        false
  90   stackProtector:  ''
  91   maxCallFrameSize: 0
  92   cvBytesOfCalleeSavedRegisters: 0
  93   hasOpaqueSPAdjustment: false
  94   hasVAStart:      false
  95   hasMustTailInVarArgFunc: false
  96   localFrameSize:  0
  97   savePoint:       ''
  98   restorePoint:    ''
  99 fixedStack:      []
 100 stack:
 101   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
 102       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
 103       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
 104   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
 105       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
 106       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
 107   - { id: 2, name: '', type: spill-slot, offset: -12, size: 4, alignment: 4,
 108       stack-id: default, callee-saved-register: '$r6', callee-saved-restored: true,
 109       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
 110   - { id: 3, name: '', type: spill-slot, offset: -16, size: 4, alignment: 4,
 111       stack-id: default, callee-saved-register: '$r4', callee-saved-restored: true,
 112       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
 113 constants:       []
 114 machineFunctionInfo: {}
 115 body:             |
 116   bb.0.entry:
 117     successors: %bb.1(0x30000000), %bb.3(0x50000000)
 118
 119     frame-setup tPUSH 14, $noreg, killed $r4, killed $r6, $r7, killed $lr, implicit-def $sp, implicit $sp
 120     frame-setup CFI_INSTRUCTION def_cfa_offset 16
 121     frame-setup CFI_INSTRUCTION offset $lr, -4
 122     frame-setup CFI_INSTRUCTION offset $r7, -8
 123     frame-setup CFI_INSTRUCTION offset $r6, -12
 124     frame-setup CFI_INSTRUCTION offset $r4, -16
 125     $r7 = frame-setup tADDrSPi $sp, 2, 14, $noreg
 126     frame-setup CFI_INSTRUCTION def_cfa $r7, 8
 127     tCBNZ $r3, %bb.3
 128
 129   bb.1.for.cond.cleanup:
 130     tPOP_RET 14, $noreg, def $r4, def $r6, def $r7, def $pc
 131
 132   bb.2.for.end:
 133     successors: %bb.1(0x04000000), %bb.3(0x7c000000)
 134
 135     renamable $r1, dead $cpsr = tADDi8 killed renamable $r1, 4, 14, $noreg
 136     renamable $r2, dead $cpsr = tADDi8 killed renamable $r2, 4, 14, $noreg
 137     renamable $r0, dead $cpsr = tADDi8 killed renamable $r0, 4, 14, $noreg
 138     renamable $r3, $cpsr = tSUBi8 killed renamable $r3, 1, 14, $noreg
 139     tBcc %bb.1, 0, killed $cpsr
 140
 141   bb.3.for.body:
 142     successors: %bb.4(0x50000000), %bb.2(0x30000000)
 143
 144     dead renamable $r12 = SPACE 3072, undef renamable $r0
 145     renamable $r12 = t2LDRi12 renamable $r1, 0, 14, $noreg :: (load 4 from %ir.lsr.iv4, !tbaa !3)
 146     renamable $lr = t2LDRi12 renamable $r2, 0, 14, $noreg :: (load 4 from %ir.lsr.iv2, !tbaa !3)
 147     t2CMPri renamable $r12, 0, 14, $noreg, implicit-def $cpsr
 148     renamable $r4 = nsw t2MUL renamable $lr, renamable $r12, 14, $noreg
 149     tSTRi killed renamable $r4, renamable $r0, 0, 14, $noreg :: (store 4 into %ir.lsr.iv1, !tbaa !3)
 150     t2Bcc %bb.2, 0, killed $cpsr
 151
 152   bb.4.middle.block:
 153     successors: %bb.2(0x80000000)
 154
 155     renamable $r4 = t2UDIV killed renamable $lr, killed renamable $r12, 14, $noreg
 156     tSTRi killed renamable $r4, renamable $r0, 0, 14, $noreg :: (store 4 into %ir.lsr.iv1, !tbaa !3)
 157     dead renamable $r4 = SPACE 1024, undef renamable $r0
 158     t2B %bb.2, 14, $noreg
 159
 160 ...