test/Transforms/HardwareLoops/ARM/revert-after-call.mir

   1 # RUN: llc -mtriple=thumbv8.1m.main %s -o - | FileCheck %s
   2
   3 # CHECK: .LBB0_2:
   4 # CHECK:    sub.w  lr, lr, #1
   5 # CHECK:    mov [[TMP:r[0-9]+]], lr
   6 # CHECK:    bl  bar
   7 # CHECK:    mov lr, [[TMP]]
   8 # CHECK:    cmp.w lr, #0
   9 # CHECK:    bne{{.*}} .LBB0_2
  10
  11 --- |
  12   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
  13   target triple = "thumbv8.1m.main-arm-none-eabi"
  14
  15   define i32 @skip_call(i32 %n) #0 {
  16   entry:
  17     %cmp6 = icmp eq i32 %n, 0
  18     br i1 %cmp6, label %while.end, label %while.body.preheader
  19
  20   while.body.preheader:                             ; preds = %entry
  21     call void @llvm.set.loop.iterations.i32(i32 %n)
  22     br label %while.body
  23
  24   while.body:                                       ; preds = %while.body, %while.body.preheader
  25     %res.07 = phi i32 [ %add, %while.body ], [ 0, %while.body.preheader ]
  26     %0 = phi i32 [ %n, %while.body.preheader ], [ %1, %while.body ]
  27     %call = tail call i32 bitcast (i32 (...)* @bar to i32 ()*)()
  28     %add = add nsw i32 %call, %res.07
  29     %1 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %0, i32 1)
  30     %2 = icmp ne i32 %1, 0
  31     br i1 %2, label %while.body, label %while.end
  32
  33   while.end:                                        ; preds = %while.body, %entry
  34     %res.0.lcssa = phi i32 [ 0, %entry ], [ %add, %while.body ]
  35     ret i32 %res.0.lcssa
  36   }
  37
  38   declare i32 @bar(...) local_unnamed_addr #0
  39   declare void @llvm.set.loop.iterations.i32(i32) #1
  40   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32) #1
  41   declare void @llvm.stackprotector(i8*, i8**) #2
  42
  43   attributes #0 = { "target-features"="+mve.fp" }
  44   attributes #1 = { noduplicate nounwind }
  45   attributes #2 = { nounwind }
  46
  47 ...
  48 ---
  49 name:            skip_call
  50 alignment:       1
  51 exposesReturnsTwice: false
  52 legalized:       false
  53 regBankSelected: false
  54 selected:        false
  55 failedISel:      false
  56 tracksRegLiveness: true
  57 hasWinCFI:       false
  58 registers:       []
  59 liveins:
  60   - { reg: '$r0', virtual-reg: '' }
  61 frameInfo:
  62   isFrameAddressTaken: false
  63   isReturnAddressTaken: false
  64   hasStackMap:     false
  65   hasPatchPoint:   false
  66   stackSize:       16
  67   offsetAdjustment: 0
  68   maxAlignment:    4
  69   adjustsStack:    true
  70   hasCalls:        true
  71   stackProtector:  ''
  72   maxCallFrameSize: 0
  73   cvBytesOfCalleeSavedRegisters: 0
  74   hasOpaqueSPAdjustment: false
  75   hasVAStart:      false
  76   hasMustTailInVarArgFunc: false
  77   localFrameSize:  0
  78   savePoint:       ''
  79   restorePoint:    ''
  80 fixedStack:      []
  81 stack:
  82   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  83       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  84       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  85   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  86       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
  87       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  88   - { id: 2, name: '', type: spill-slot, offset: -12, size: 4, alignment: 4,
  89       stack-id: default, callee-saved-register: '$r5', callee-saved-restored: true,
  90       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  91   - { id: 3, name: '', type: spill-slot, offset: -16, size: 4, alignment: 4,
  92       stack-id: default, callee-saved-register: '$r4', callee-saved-restored: true,
  93       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  94 constants:       []
  95 machineFunctionInfo: {}
  96 body:             |
  97   bb.0.entry:
  98     successors: %bb.1(0x30000000), %bb.3(0x50000000)
  99     liveins: $r0, $r4, $r5, $r7, $lr
 100
 101     $sp = frame-setup t2STMDB_UPD $sp, 14, $noreg, killed $r4, killed $r5, killed $r7, killed $lr
 102     frame-setup CFI_INSTRUCTION def_cfa_offset 16
 103     frame-setup CFI_INSTRUCTION offset $lr, -4
 104     frame-setup CFI_INSTRUCTION offset $r7, -8
 105     frame-setup CFI_INSTRUCTION offset $r5, -12
 106     frame-setup CFI_INSTRUCTION offset $r4, -16
 107     t2CMPri $r0, 0, 14, $noreg, implicit-def $cpsr
 108     t2Bcc %bb.1, 0, killed $cpsr
 109
 110   bb.3.while.body.preheader:
 111     successors: %bb.4(0x80000000)
 112     liveins: $r0
 113
 114     $lr = tMOVr $r0, 14, $noreg
 115     renamable $r4 = t2MOVi 0, 14, $noreg, $noreg
 116     t2DoLoopStart killed $r0
 117
 118   bb.4.while.body:
 119     successors: %bb.4(0x7c000000), %bb.2(0x04000000)
 120     liveins: $lr, $r4
 121
 122     renamable $lr = t2LoopDec killed renamable $lr, 1
 123     $r5 = tMOVr killed $lr, 14, $noreg
 124     tBL 14, $noreg, @bar, csr_aapcs, implicit-def dead $lr, implicit $sp, implicit-def $sp, implicit-def $r0
 125     $lr = tMOVr killed $r5, 14, $noreg
 126     renamable $r4 = nsw t2ADDrr killed renamable $r0, killed renamable $r4, 14, $noreg, $noreg
 127     t2LoopEnd renamable $lr, %bb.4
 128     t2B %bb.2, 14, $noreg
 129
 130   bb.2.while.end:
 131     liveins: $r4
 132
 133     $r0 = tMOVr killed $r4, 14, $noreg
 134     $sp = t2LDMIA_RET $sp, 14, $noreg, def $r4, def $r5, def $r7, def $pc, implicit killed $r0
 135
 136   bb.1:
 137     renamable $r4 = t2MOVi 0, 14, $noreg, $noreg
 138     $r0 = tMOVr killed $r4, 14, $noreg
 139     $sp = t2LDMIA_RET $sp, 14, $noreg, def $r4, def $r5, def $r7, def $pc, implicit killed $r0
 140
 141 ...