test/Transforms/HardwareLoops/ARM/revert-after-spill.mir

   1 # RUN: llc -mtriple=thumbv8.1m.main %s -o - | FileCheck %s
   2
   3 # CHECK: .LBB0_2:
   4 # CHECK:    sub.w  lr, lr, #1
   5 # CHECK:    str.w lr, [sp, #12]
   6 # CHECK:    ldr.w lr, [sp, #12]
   7 # CHECK:    cmp.w lr, #0
   8 # CHECK:    bne{{.*}} .LBB0_2
   9
  10 --- |
  11   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
  12   target triple = "thumbv8.1m.main-arm-none-eabi"
  13
  14   define i32 @skip_spill(i32 %n) #0 {
  15   entry:
  16     %cmp6 = icmp eq i32 %n, 0
  17     br i1 %cmp6, label %while.end, label %while.body.preheader
  18
  19   while.body.preheader:                             ; preds = %entry
  20     call void @llvm.set.loop.iterations.i32(i32 %n)
  21     br label %while.body
  22
  23   while.body:                                       ; preds = %while.body, %while.body.preheader
  24     %res.07 = phi i32 [ %add, %while.body ], [ 0, %while.body.preheader ]
  25     %0 = phi i32 [ %n, %while.body.preheader ], [ %1, %while.body ]
  26     %call = tail call i32 bitcast (i32 (...)* @bar to i32 ()*)()
  27     %add = add nsw i32 %call, %res.07
  28     %1 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %0, i32 1)
  29     %2 = icmp ne i32 %1, 0
  30     br i1 %2, label %while.body, label %while.end
  31
  32   while.end:                                        ; preds = %while.body, %entry
  33     %res.0.lcssa = phi i32 [ 0, %entry ], [ %add, %while.body ]
  34     ret i32 %res.0.lcssa
  35   }
  36
  37   declare i32 @bar(...) local_unnamed_addr #0
  38   declare void @llvm.set.loop.iterations.i32(i32) #1
  39   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32) #1
  40   declare void @llvm.stackprotector(i8*, i8**) #2
  41
  42   attributes #0 = { "target-features"="+mve.fp" }
  43   attributes #1 = { noduplicate nounwind }
  44   attributes #2 = { nounwind }
  45
  46 ...
  47 ---
  48 name:            skip_spill
  49 alignment:       1
  50 exposesReturnsTwice: false
  51 legalized:       false
  52 regBankSelected: false
  53 selected:        false
  54 failedISel:      false
  55 tracksRegLiveness: true
  56 hasWinCFI:       false
  57 registers:       []
  58 liveins:
  59   - { reg: '$r0', virtual-reg: '' }
  60 frameInfo:
  61   isFrameAddressTaken: false
  62   isReturnAddressTaken: false
  63   hasStackMap:     false
  64   hasPatchPoint:   false
  65   stackSize:       16
  66   offsetAdjustment: 0
  67   maxAlignment:    4
  68   adjustsStack:    true
  69   hasCalls:        true
  70   stackProtector:  ''
  71   maxCallFrameSize: 0
  72   cvBytesOfCalleeSavedRegisters: 0
  73   hasOpaqueSPAdjustment: false
  74   hasVAStart:      false
  75   hasMustTailInVarArgFunc: false
  76   localFrameSize:  0
  77   savePoint:       ''
  78   restorePoint:    ''
  79 fixedStack:      []
  80 stack:
  81   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  82       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  83       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  84   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  85       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
  86       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  87   - { id: 2, name: '', type: spill-slot, offset: -12, size: 4, alignment: 4,
  88       stack-id: default, callee-saved-register: '$r5', callee-saved-restored: true,
  89       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  90   - { id: 3, name: '', type: spill-slot, offset: -16, size: 4, alignment: 4,
  91       stack-id: default, callee-saved-register: '$r4', callee-saved-restored: true,
  92       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  93 constants:       []
  94 machineFunctionInfo: {}
  95 body:             |
  96   bb.0.entry:
  97     successors: %bb.1(0x30000000), %bb.3(0x50000000)
  98     liveins: $r0, $r4, $r5, $r7, $lr
  99
 100     $sp = frame-setup t2STMDB_UPD $sp, 14, $noreg, killed $r4, killed $r5, killed $r7, killed $lr
 101     frame-setup CFI_INSTRUCTION def_cfa_offset 16
 102     frame-setup CFI_INSTRUCTION offset $lr, -4
 103     frame-setup CFI_INSTRUCTION offset $r7, -8
 104     frame-setup CFI_INSTRUCTION offset $r5, -12
 105     frame-setup CFI_INSTRUCTION offset $r4, -16
 106     t2CMPri $r0, 0, 14, $noreg, implicit-def $cpsr
 107     t2Bcc %bb.1, 0, killed $cpsr
 108
 109   bb.3.while.body.preheader:
 110     successors: %bb.4(0x80000000)
 111     liveins: $r0
 112
 113     $lr = tMOVr $r0, 14, $noreg
 114     renamable $r4 = t2MOVi 0, 14, $noreg, $noreg
 115     t2DoLoopStart killed $r0
 116
 117   bb.4.while.body:
 118     successors: %bb.4(0x7c000000), %bb.2(0x04000000)
 119     liveins: $lr, $r4
 120
 121     renamable $lr = t2LoopDec killed renamable $lr, 1
 122     t2STRi12 $lr, %stack.0, 0, 14, $noreg :: (store 4)
 123     $lr = t2LDRi12 %stack.0, 0, 14, $noreg :: (load 4)
 124     renamable $r4 = nsw t2ADDrr renamable $lr, killed renamable $r4, 14, $noreg, $noreg
 125     t2LoopEnd renamable $lr, %bb.4
 126     t2B %bb.2, 14, $noreg
 127
 128   bb.2.while.end:
 129     liveins: $r4
 130
 131     $r0 = tMOVr killed $r4, 14, $noreg
 132     $sp = t2LDMIA_RET $sp, 14, $noreg, def $r4, def $r5, def $r7, def $pc, implicit killed $r0
 133
 134   bb.1:
 135     renamable $r4 = t2MOVi 0, 14, $noreg, $noreg
 136     $r0 = tMOVr killed $r4, 14, $noreg
 137     $sp = t2LDMIA_RET $sp, 14, $noreg, def $r4, def $r5, def $r7, def $pc, implicit killed $r0
 138
 139 ...